

Friedrich-Alexander-Universität Erlangen-Nürnberg
Lehrstuhl für Rechnergestützten Schaltungsentwurf

Prof. Dr.-Ing. Wolfram H. Glauert

Studienarbeit

Entwicklung von Design-Validierungsregeln für einen Halbleiterprozess

Bearbeiter: Gunter Königsmann
Betreuer : Prof. Dr.-Ing. Wolfram H. Glauert
Dipl.-Ing. Jürgen Krumm

Beginn : 12.11.2001
Abgabe : 12.04.2002

Ich versichere, daß ich die Arbeit ohne fremde Hilfe und ohne Benutzung anderer als der angegebenen Quellen angefertigt habe und daß die Arbeit in gleicher oder ähnlicher Form noch keiner anderen Prüfungsbehörde vorgelegen hat und von dieser als Teil einer Prüfungsleistung angenommen wurde. Alle Ausführungen, die wörtlich oder sinngemäß übernommen wurden, sind als solche gekennzeichnet.

(Gunter Königsmann)

Zusammenfassung

Ziel dieser Arbeit war es, das Layoutentwicklungssystem Cadence auf eine neue organische Technologie anzupassen, so dass ein Design Rule Check und ein Layout Versus Schematic-Test an importierten Layouts vorgenommen werden kann. Neben der eigentlichen Arbeit und der Dokumentation derselben wurde versucht, zu beschreiben, wie Cadence intern funktioniert, und die Teile, die hier verwendet wurden, an beliebige neue Technologien anzupassen sind. Hauptproblem war, ein übliches Programm an nicht standardgemäße Transistoren anzupassen.

Abstract

The intention of this paper was to adapt the integrated layout development system Cadence to a new organic process technology to implement a Design Rule Check and a Layout versus Schematic Test.

Save to document this the second aim was showing how to adjust Cadence to any new technology as far as the scope of this work reaches. The main difficulty was to adjust a standard-program to non- standard-Transistors

Inhaltsverzeichnis

1	Einleitung	1
2	Entwurf einer integrierten Schaltung	3
3	Das Arbeitsmaterial	5
3.1	Technologie	5
3.2	Programme	7
3.3	Verwendete Dateien	12
3.4	Layer	13
4	Prinzip	17
4.1	Design Rule Checks	17
4.2	Extraktion	24
4.3	LVS	28
5	Implementierung	30
5.1	Bauteilmodelle	30
5.2	display.drf	32
5.3	techfile.txt	34
5.4	DRC und Extraktion	39
6	Ausblick und Zusammenfassung	61
6.1	Zusammenfassung	61
6.2	Ausblick	62

A SKILL	64
A.1 Die wichtigsten SKILL-Befehle	65
A.2 Verwendete Schalter	70
B Implementierte DRCs	71
B.1 METAL	71
B.2 PAD/ VIA	72
B.3 GATE	72
B.4 HRES	73
B.5 FET	73
B.6 LETTER	74
B.7 CAPDEF	74

Kapitel 1

Einleitung

Die etablierten Silizium-Halbleitertechnologien erlauben die Produktion großer Stückzahlen hochqualitativer und schneller Bauteile. Die Produktionskosten sind dabei niedrig genug, dass auch ausgesprochene Lifestyleprodukte (Tamagochi, Gameboy-Kamera etc.) in diesen Technologien hergestellt werden.

Der Produktion von Silizium-Halbleitertechnologien findet unter extremen Reinraumbedingungen statt. Auch benötigt die Herstellung selbst einfacher Chips oft weit über tausend Produktionsschritte. Die benötigten Maschinen und Räumlichkeiten können nur über große Stückzahlen finanziert werden.

Auch die Herstellung von Kleinserien ist kostenintensiv, da die zahlreichen Lithographieschritte Masken mit extrem niedrigen Strukturgrößen erfordern. Die hohe Zahl an Produktionsschritten erhöht die Zeitdauer von Produktionsbeginn bis zum ersten fertigen Chip auf einige Wochen bis Monate [32]. Gegenstand dieser Arbeit ist eine Technologie, die Transistoren aus Polymerwerkstoffen einsetzt. Diese lassen sich theoretisch mittels eines umgebauten Tintenstrahldruckers fertigen. Die hohen Schaltgeschwindigkeiten und niedrigen Leckströme der CMOS-Technologie lassen sich hier nicht erreichen. Investitionskosten und Vorlaufzeiten beschränken sich dafür auf ein Minimum.

Wer schon einmal versucht hat, von Hand integrierte Schaltungen selbst geringer Komplexität zu entwerfen oder Fehler darin zu suchen, weiß, wie viel Arbeit ein professionelles Schaltungsentwurfssystem dem Entwickler abnimmt.

Schon einfache Schaltungen enthalten in der Regel weit über tausend Transistoren. Meist beschränken sich große Teile eines Schaltungsentwurfs auf wenige (z.B. 8) Transistortypen. Die eindeutige Zuweisung von Transistoren in Schaltbild und Schaltung für den Vergleich derselben ist auch durch die Größe und weitgehende Ähnlichkeit der Baugruppen zueinander stark erschwert.

Auch formale Entwurfsregeln, deren Nichteinhalten die Zuverlässigkeit von Schaltungen stark reduzieren kann, sind in einer Schaltung von z.B. 5mm Durchmesser und $0,35\mu\text{m}$ Detailgröße schwer zu verifizieren. Selbst wenn man den Schaltungsentwurf (im Folgendem kurz: Layout) auf mehrere Meter Durchmesser vergrößert, ist das Finden eines einzelnen Fehlers allein aufgrund des Umfangs dieser Aufgabe nahezu unmöglich.

Für beide Aufgaben müssen alle im Schaltungsentwurf enthaltenen Bauteile detektiert und vermessen werden. Eng verwandt damit ist dadurch die Aufgabe, die Einflüsse der Verdrahtung auf die elektrischen Parameter der Schaltung als parasitäre (ungewollte) Bauteile aufzufassen, um diese für eine genaue Simulation der konkreten Realisation eines Schaltkreises verwenden zu können.

Ziel dieser Arbeit ist, Cadence, eine der populäre Entwicklungsumgebung für integrierte Schaltungen an eine

Polymertechnologie anzupassen, die in vielen Hinsichten unüblich (und somit für das Programm schwer zu handhabend) ist. Da der Mangel an passender Literatur jede neue Aufgabe entschieden verlangsamt, wurde außerdem versucht, den allgemeinen Weg dafür zu dokumentieren, soweit dies im Bereich der konkret vorliegenden Technologie möglich war.

Die Implementierung wurde flexibel gehalten, um möglichst viele im vorliegenden Fertigungsprozess verwandten Technologien abdecken zu können.

Kapitel 2

Entwurf einer integrierten Schaltung

Der Entwurf einer integrierten Schaltung erfolgt in mehreren Schritten. Die konkrete Realisation der einzelnen Schritte variiert von Hersteller zu Hersteller, allen gemein ist jedoch folgende Vorgehensweise [27]:

- Textuelle Beschreibung der Aufgabe, die von der Schaltung zu erfüllen ist.
- Aufteilung der Schaltung in einzelne Baugruppen.
- Bei digitalen Baugruppen: Algorithmische Beschreibung und Minimierung der Schaltfunktion.
- Entwurf des technologieunabhängigen Prinzipschaltplans (Bild 2.1 a).
- Entwurf des technologieabhängigen Schaltplans (Bild 2.1 b). In diesem Schaltplan ist jedes in der fertigen Schaltung enthaltene Bauteil mit allen für dessen Dimensionierung nötigen Parametern eingezeichnet. Der Schaltplan enthält Informationen, welcher Anschluss der Bauteile mit welchem verbunden ist. Informationen über die konkrete Platzierung der Bauteile und den Verlauf der Verdrahtung enthält er nicht.
- Zeichnen des Layouts (Bild 2.1 c). Das Layout ist eine Zeichnung des fertigen Chips. Es enthält alle Informationen über die konkrete Realisation der fertigen Schaltung. Die für die Produktion des Chip nötigen Masken werden maschinell aus dem Layout ermittelt.
- Simulation der fertigen Schaltung einschliesslich der Verdrahtung. Bei der Verdrahtung der einzelnen Bauteile untereinander entstehen zwangsläufig ungewollte (parasitäre) Bauteile.

Layout und Schaltplan werden mit getrennten Programmen entworfen. Die einzelnen Programme können sich aber in der Regel untereinander verständigen, um Fehler beim Zeichnen zu erkennen.

Beide in der vorliegenden Arbeit bearbeiteten Aufgaben stehen im Zusammenhang mit dem letzten Schritt des Schaltungsentwurfs:

1. Automatisches Auffinden nahezu aller denkbaren Fehler, die beim Schritt vom Schaltplan zum Layout entstehen können.
2. Eintragen der durch die Verdrahtung entstandenen parasitären Bauelemente in den Schaltplan für eine nachfolgende Schaltungssimulation.




Abbildung 2.1: Schritte des Schaltungsentwurfs: a) Prinzipschaltplan, b) Technologieabhängiger Schaltplan, c) Layout

Kapitel 3

Das Arbeitsmaterial

Dieses Kapitel beschreibt die wichtigsten Daten der behandelten Technologie, sowie die verwendeten Programme und Dateien.

3.1 Technologie




Abbildung 3.1: Transistor mit Durchkontaktierung zwischen Source und Gate in Aufsicht und Schnitt

Die Hauptherausforderung bei der Anpassung des Systems stellte die verwendete Technologie, die sich in einigen Punkten stark von der üblichen Siliziumtechnologie unterscheidet [26, 28, 29, 30]:

Silizium-MOS-Transistoren sind sehr einfach durch UND-ODER-NICHT-Verknüpfungen der einzelnen Materialschichten eindeutig zu erkennen, und die üblichen Programme stellen praktische, genau auf diese Tran-

sistoren und ihre Parameter zugeschnittene Befehle zur Verfügung. Diese Befehle sind sehr mächtig, müssen aber in dieser Arbeit mit viel Aufwand umgangen werden, da sie nicht die nötige Flexibilität aufweisen.

In der vorliegenden Technologie entsteht ein Transistor (Bilder 3.2 und 3.1) auf andere Weise. Ein in der vorliegenden Polymertechnologie gefertigter Chip besteht aus fünf Materialschichten (englisch Layer):

- Die unterste Materialschicht, auf die die Schaltung aufgetragen wird, ist nichtleitend und wird als „Substrat“ bezeichnet.
- Auf dieses Substrat werden Leiterbahnen aus einem elektrisch leitfähigen Material aufgetragen. Diese Materialschicht wird in der vorliegenden Arbeit als METAL-Layer bezeichnet.
- Der Chip wird nun ganzflächig mit einer Polymerschicht mit nichtlinearen elektrischen Eigenschaften überzogen. Die METAL-Schicht ist mit dieser elektrisch verbunden.
- Auf die Oberfläche dieser Halbleiterschicht wird ganzflächig ein Isolator aufgetragen.
- Eine zweite Ebene von Leitungen bildet die oberste Schicht des Schaltkreises. Sie wird in Anlehnung an die CMOS-Technologie im Folgenden als GATE-Layer bezeichnet. Über Durchkontaktierungen kann sie mit der METAL-Schicht verbunden werden. Wenn an Objekte in dieser Leitungsebene eine negative Spannung angelegt wird, beginnt die Polymerschicht darunter elektrisch zu leiten.

Wenn nun zwei parallele METAL-Leitungen von einer GATE-Leitung überkreuzt werden, fließt zwischen den METAL-Leitungen ein Strom, der stark von der Spannung an der GATE-Leitung abhängt. Dies ist das Verhalten eines Feldeffekttransistors (Bild 3.2).




Abbildung 3.2: Einfacher Transistor mit einem Kanal

Die Detektion und das Vermessen von Bauteilen dieser Art aus einem fertig gezeichnetem Schaltungsentwurf (englisch Layout) heraus ist aus folgenden Gründen schwer zu implementieren:

- Transistoren sind nicht durch eine eindeutige Kombination von Materialschichten definiert, die außerhalb von Transistoren nicht existieren kann.
- Polymertransistoren werden durch Strukturen gebildet, die in keiner der etablierten Technologien Bauteile formen. Funktionen, die für deren Detektion und Vermessung geeignet sind, werden von Cadence nur teilweise unterstützt.
- Es ist in der Regel nicht vermeidbar, dass die Struktur, die einen Transistor ausmacht, durch die Verdrahtung der Schaltung entsteht. Diese parasitären Transistoren sind funktionsfähige Bauteile, können aber durch entsprechende Entwurfsregeln so klein gehalten werden, dass sie keine nennenswerten Ströme ziehen. Beim Vergleich von Layout und Schaltplan dürfen nicht als Bauteile verglichen werden.

- Um größere Ströme erreichen zu können, werden in der vorliegenden Technologie oft einige identische Transistoren parallel geschaltet. Um die Anzahl der in einer Schaltung enthaltenen Bauteile zu reduzieren, ist es nötig, diese zu einem Transistor zusammenzufassen.

Anschlusspads stellen die Verbindung der Schaltung zur Außenwelt her. Sie werden als großflächige Durchkontaktierungen ausgeführt.

Neben den mit der Aufgabenstellung gegebenen Bauteilen wurden experimentell Kondensatoren eingeführt: METAL-Objekte haben eine gewisse Kapazität zu darüberliegenden GATE-Objekten. Daten über Wert und Reproduzierbarkeit dieser Kapazität konnten im Rahmen dieser Arbeit nicht ermittelt werden.

3.2 Programme

Cadence ist ein Entwicklungssystem für integrierte Halbleiterbausteine, das aus einer großen Anzahl von Programmen besteht. Nur ein Bruchteil davon wurde im Zuge dieser Arbeit verwendet.

Allen Programmen gemein ist, dass sie über die Programmiersprache SKILL (Anhang A, Seite 64) konfiguriert werden. Zu beachten ist, dass viele Programme eigene Dialekte dieser Programmiersprache verwenden, die nur bestimmte Konstrukte und Schreibweisen unterstützen. Empfohlen ist nur die im Anhang A beschriebene Schreibweise der Befehle, die alle Programme verstehen. Eventuelle Einschränkungen werden im Implementierungsteil der Arbeit, wo nötig, erläutert.

Um dem Leser einen Einblick in Cadence zu ermöglichen, werden die verwendeten Programme im Folgenden kurz dargestellt.

Alle für diese Arbeit verwendeten Programme besitzen die Versionsnummer 4.4.3.

3.2.1 CIW

Das CIW (Command Interaction Window, Bild 3.3) ist das Herzstück von Cadence, von dem aus die einzelnen Anwendungen aufgerufen werden.




Abbildung 3.3: CIW

In der Titelleiste des Programmfensters stehen der Name des Programms, sowie die Datei, in die alle Statusmeldungen geschrieben werden. Die zweite Zeile enthält ein Menü, über das es möglich ist, weitere Programme zu starten. Auf diese folgt der Bereich, in den alle Programme, die zu Cadence gehören ihre Status- und Fehlermeldungen ausgeben. In die letzte Zeile dieses Bereichs kann der Benutzer Befehle in der im gesamten

Programmsystem eingesetzten Programmiersprache SKILL (S. 64, Anhang A) schreiben, die Cadence sofort ausführt. Die Ausgaben der von Hand eingegebenen Befehle werden im CIW mitprotokolliert.

Die Fußzeile des CIW zeigt an, welche Funktionen an welche Maustaste gebunden sind, falls von der aktiven Anwendung definiert.

3.2.2 Library Manager




Abbildung 3.4: Library Manager

Die verwendeten Technologien und Bauteile werden in Bibliotheken zusammengefasst, die der Library Manager (Bibliotheksverwalter, Bild 3.4) verwaltet. In der linken Spalte kann die Bibliothek ausgewählt werden, an der man arbeiten will. Die mittlere Spalte zeigt das zu bearbeitende Bauteil/Layout (Bild eines Bauelements) an. Oft existieren Bauteile in verschiedenen Ansichten (z.B. Schaltplan (`schematic`), Symbol (`symbol`), Layout (`layout`), oder Layout, aus dem die einzelnen Bauteile extrahiert wurden (`extracted`)). Diese werden in der rechten Spalte ausgewählt.

Drücken der rechten Maustaste öffnet ein Fenster, über das die Elemente der jeweiligen Spalte verwaltet werden können.

3.2.3 CDF

Fast jedes Programm benötigt eigene Bauteilmodelle, die auf die jeweilige Applikation zugeschnitten sind. Damit sich die einzelnen Programme untereinander verständigen können, werden die Parameter (Kanallänge, Kanalweite, Kapazität etc.) der Bauteile zentral im Component Description Format [18] abgespeichert. Der CDF-Editor (Bild 3.5), mit dem die einzelnen Parameter, die ein Bauteil besitzen soll, festgelegt werden, ruft der Menüpunkt `tools/cdf` im CIW (Command Interpreter Window, Bild 3.3) auf.




Abbildung 3.5: CDF-Editor

Neben der globalen CDF-Beschreibung (CDF Type=*Base*) lassen sich zwei weitere Parametersätze anwählen [17]:

- *User*: Änderungen an diesem Parametersatz wirken sich nur auf den Benutzer aus, der diese vorgenommen hat. Eine *User*- Beschreibung ersetzt die kompletten globalen Einstellungen.
- *Effective*: Dieser Parametersatz ist benutzerspezifisch, ersetzt aber, anders als der *User*-Satz, nur die Parameter, die in dieser CDF- Beschreibung verändert wurden.

3.2.4 Diva

Die im Zuge dieser Arbeit implementierten Aufgaben (DRC, LVS und Layoutextraktion, siehe jeweils Unten) werden von einem Programmpaket erledigt, dessen Name Diva ist. Die verwendeten Programmteile werden in diesem Kapitel im Einzelnen angesprochen.

3.2.5 Oberfläche des Composer

Der Composer (Verfasser, Bild 3.6) ermöglicht das Zeichnen von Schaltungssymbolen. Zwei Varianten dieses Programmes können aufgerufen werden: Eine für symbolische Schaltpläne (Composer-Schematic) und eine für Bauteilsymbole (Composer-Symbol).

3.2.6 Oberfläche des Virtuoso

Virtuoso [2] ist ein umfangreiches Zeichenprogramm, mit dem Layouts bearbeitet werden. Alle Funktionen sind über Menüs erreichbar. Der *tools*-Menüpunkt bindet weitere Programme und deren Befehle in die Menüzeile ein.

Die im Zuge dieser Arbeit implementierten Aufgaben können alle vom Menüpunkt *verify* aus gestartet werden.




Abbildung 3.6: Composer




Abbildung 3.7: Virtuoso

3.2.7 LSW

Das Layer Selection Window (LSW, Bild 3.7 rechts) wird von Virtuoso gestartet, wenn es noch nicht aktiv ist. In ihm wird die aktive Zeichenebene (Layer) ausgewählt, sowie die Sichtbarkeit der einzelnen Layer definiert.

3.2.8 Layoutextraktion

Die Layoutextraktion (Bild 3.8) ermöglicht es, alle Bauteile, die in einem Layout enthalten sind, zu extrahieren, um die Schaltung simulieren und mit dem Schaltplan vergleichen zu können.




Abbildung 3.8: Layoutextraktor

3.2.9 Design Rule Check

Der Design Rule Check (Entwurfsregeltest, Bild 3.9) überprüft, ob ein Layout den formalen Entwurfsregeln entspricht, die für eine bestimmte Technologie definiert sind. Entwurfsregeln sind zum Beispiel die Mindestabstände zwischen Leitungen oder die Mindestlinienbreiten.




Abbildung 3.9: Design Rule Check-Programm

3.2.10 LVS

Das LVS (Layout Versus Schematic, Layout gegen Schaltplan)-Programm (Bild 3.10) vergleicht Schaltpläne mit fertig gezeichneten Layouts.

Große Teile dieses Programms sind streng von Cadence getrennt, und können auch per Kommandozeile gestartet werden. Die Statusmeldungen dieser Programme werden nicht in das CIW ausgegeben. Sie lassen sich über den ‚Monitor‘-Knopf des LVS-Fensters erreichen.




Abbildung 3.10: LVS

3.3 Verwendete Dateien

Die verwendeten Programme werden von einer Vielzahl von Dateien aus konfiguriert. Die meisten von diesen bestehen aus ASCII-Texten, die mit einem beliebigem Texteditor (z.B. EMACS) editiert werden können.

3.3.1 techfile.txt

Die Datei `techfile.txt` enthält die globale Technologiebeschreibung. Neben der Definition der Layer (Materialschichten und Bauteilmasken, S. 3.4) gehören dazu von diversen Programmen verwendete Bauteilmodelle und Parameter, auf die von allen Konfigurationsdateien aus zugegriffen werden kann.

Nahezu alle Definitionen in dieser Datei können vom Anwender komfortabel über Menüs im CIW (S. 7) editiert werden. Informationen, die der Anwender verändern können soll, werden daher sinnvollerweise hier abgelegt.

3.3.2 display.drf

Um die gezeichneten Layouts darstellen zu können, muss jedem Layer ein Farbpaket zugewiesen werden. Farbpakete bestehen jeweils aus Farbe und Füllmuster von Objekten, sowie Linienfarbe und -Muster für deren Umrandung. Sie werden in der Datei `display.drf` definiert.

Die Dateiendung `.drf` steht für ‚Display Resource File‘ (Anzeigeressourcendatei)

3.3.3 divaEXT.rul, divaDRC.rul

Die Dateien `divaEXT.rul` und `divaDRC.rul` unterscheiden sich in ihrem Aufbau wenig voneinander. Sie konfigurieren den Design Rule Check (DRC) und die Bauteilextraktion (EXT) des Programmpakets Diva. Die Endung `.rul` steht für Rules, zu deutsch Regeln.

3.3.4 divaLVS.rul

Die „Layout Versus Schematic Test“-Konfigurationsdatei von Diva besteht gr̄ōtenteils aus kurzen Routinen, die Bauteile entscheiden, ob zwei Bauteile als gleich anzusehen sind. Weitere Routinen entscheiden, ob zwei Bauteile, die parallel oder in Reihe geschaltet sind, zusammengefasst werden k̄onnen.

3.3.5 streamtab

Die Datei `streamtab` legt fest, welcher Datenstrom beim Import von GDS II-Dateien [7] welcher Materialschicht in Cadence entspricht.

Die meisten Cadence-Installationen lesen die ben̄otigten Werte aus der Datei `techfile.txt` aus, und ben̄otigen diese Datei daher nicht.

3.3.6 pcells.txt

Die Datei `pcells.txt` wird gebraucht, um frei verformbare Bauteile f̄ur die Bauteilextraktion generieren zu k̄onnen. Sie wird nur zum Erzeugen der Bauteilebibliothek verwendet, und kann einen beliebigen Namen besitzen.

3.3.7 ptest

Keine eigentliche Datei ist die Bibliothek `ptest`, (Polymertest) in der der Programmcode dieser Arbeit zusammengefasst wurde. Um den Namen der Bibliothek zu ̄andern, ist in den Dateien `divaDRC.rul`, `divaEXT.rul` und `pcells.txt` das Wort `,ptest'` gegen den gew̄unschten Bibliotheksnamen auszuwechseln. Die Bibliothek wird erzeugt, indem im LSW (Bild 3.7) der Men̄upunkt *file/new Library* angeklickt wird. Im darauf erscheinenden Dialogfenster ist *Compile new Techfile* anzugeben, des Weiteren der Name der Bibliothek und der des Techfiles `techfile.txt`.

3.4 Layer

Bei den meisten Layoutprogrammen wird das Layout in so genannte Layer (Bild 3.11, Tabelle 3.1) zusammengefasst. Jeder Layer entspricht im Idealfall entweder einer physikalischen Schicht eines Bauteils (ein Layer pro Metallebene, Polysiliziumlayer, n - und n^+ -Layer, ...) oder wird f̄ur technische Gr̄unde verwendet (z.B. Layer, der die Umrisse der beabsichtigten bipolaren Transistoren markiert, um diese von parasit̄aren Transistoren unterscheiden zu k̄onnen.)

Alle in dieser Arbeit verwendeten Beispiele enthalten mit einer Ausnahme (VIA) ausschließlich die auch in schwarz-weīß unterscheidbaren Layer METAL und GATE.

H̄aufig bei der Schaltungsentwicklung verwendet werden Autorouter. Dies sind Programme, die auf einem Chip platzierten Elemente automatisch verdrahten. Mit der Einf̄uhrung dieser Programmklasse wurde es n̄otig, Leitungen, die vom Benutzer fest eingezeichnet sind, von solchen, die vom Autorouter verlegt werden d̄urfen, zu unterscheiden. Dies geschieht, indem den Objekten in den einzelnen Layern Verwendungszwecke (Purposes, Tabelle 3.2) zugewiesen werden.




Abbildung 3.11: Die im folgenden verwendeten Layer mit Farben

Tabelle 3.1: Die für den Anwender sichtbaren Layer

GATE	Gate-Material; da leitend auch als Leitung verwendbar.
METAL	Metalleitungen; bilden unter Anderem auch die Source- und Drain-Regionen der Transistoren.
CAPDEF	Mit CAPDEF markierte Stellen, an denen sich METAL und GATE überlappen, werden vom Bauteilextraktor als Kondensatoren erkannt und extrahiert. Diese Funktion ist nötig, um gewollte von parasitären Kondensatoren unterscheiden zu können.
FET	Dieser Layer wurde eingeführt, um FETs manuell markieren und die Autodetektion überbrücken zu können. Er umfasst das kleinste Rechteck, das alle aktiven Bereiche eines Transistors enthält. Konsequente Verwendung dieses Layers spart Zeit bei Extraktion und Design Rule Checks.
LETTER	Es ist bei Testschaltungen üblich, die Namen der Bauteile, Anschlüsse etc. direkt auf die Schaltung zu drucken. Dies ermöglicht das Auffinden von Anschluss pads unter dem Mikroskop. Buchstaben müssen weder genau reproduzierbar noch mit definierten elektrischen Eigenschaften ausgestattet sein. Sogar ihre Abstände zu Leitungen können kleiner sein, als die zwischen zwei Leitungen voneinander, da sie weder elektrisch verbunden sind, noch große Flächen haben. Um Buchstaben mit eigenen Design Rules versehen zu können, und sie graphisch besser sichtbar zu machen, wurde für sie ein eigener Layer eingeführt.
VIA	Elektrische Verbindungen zwischen METAL und GATE.
PAD	Anschluss pads. Pads in der vorliegenden Technologie haben die Besonderheit, dass sie neben ihrer Hauptaufgabe auch als Vias fungieren.
HRES	Bei Technologien, bei denen das Halbleitermaterial normalerweise die gesamte Chipfläche bedeckt, wird dieses selbst nicht als eigener Layer definiert. Um Aussparungen im Halbleitermaterial realisieren zu können, ist es zweckmäßiger, diesen Layer einzuführen, der eventuelle Löcher markiert.

Tabelle 3.2: Für den Anwender sichtbare Purposes

net	Extrahierte elektrische Verbindungen (Leitungen, Pads und Vias).
drawing	Alle übrigen Objekte, sowie das gesamte Layout.
warning	Warnungen, die DRC, LVS Backannotate und Extraktion generieren.
error	von Cadence generierte Fehlermarkierungen

3.4.1 Cadence- interne Darstellung von Layern

Layer werden innerhalb von Cadence in zwei getrennten Strukturen gespeichert: Einer Liste, die das Aussehen des Layers enthält, und einer zweiten, die besagt, welcher Teil welches Layers mit welchem elektrisch verbunden ist [6, geomStamp].

Inhalt von Layern

Das einfachste Verfahren, Layer im Speicher eines Rechners zu modellieren, ist das Modellieren derselben als Bitmap. (Bild 3.12, links.)




Abbildung 3.12: Ablegung von Layern

Der Layer wird hier als Gitter aus quadratischen Blöcken behandelt, von denen jeder einzelne gefüllt, oder leer sein kann. Leider steigt der Speicherverbrauch mit dem Quadrat der Auflösung, und diese ist nach dem kleinsten im Layout vorkommendem Detail zu bemessen. Die strenge Ausrichtung nach einem Gitter schränkt außerdem alle Maße auf genaue Vielfache der Gitterkonstante ein.

Flexibler ist es, alle Objekte über ihren Typ und ihre Koordinaten zu beschreiben (Bild 3.12, rechts).

Cadence beschränkt sich der Einfachheit halber auf Polygone. Jedes Objekt wird programmintern über eine Liste seiner Eckpunkte repräsentiert. Der Speicheraufwand ist hier nur von der Anzahl der Details abhängig. Der Verarbeitungsaufwand pro Detail ist jedoch beträchtlich.

Rechtecke sind keine eigenen Objekte, sondern rechteckige Polygone mit vier Kanten. Linien sind nicht geschlossene Polygone. Punkte sind Listen mit nur einem Eintrag für die Koordinate [6].

Realisierung von gebogenen Strukturen

Kreise und Kurven im Layout werden über Polygone approximiert (Bild 3.13). Bei der Verwendung von gebogenen Strukturen wie Kreisen ist zu beachten, dass dies nur innerhalb von gewissen Grenzen genau sein kann,

und manchmal zu unvorhergesehenen Resultaten führt. So können die Abstände von Kreisen zu Polygonen je nach Approximationsgenauigkeit schwanken, und dadurch Entwurfsregeln verletzen.




Abbildung 3.13: Approximierung eines Kreises durch ein Achteck

Hohle Objekte

Hohle Objekte (Doughnutstrukturen) werden über „C“-förmige Objekte realisiert, deren Öffnung die Weite 0 hat (Bild 3.14). Die Stelle, an der sich die beiden Kanten berühren, wird von Längenmessfunktionen [6] vernachlässigt.




Abbildung 3.14: Realisierung von Doughnutstrukturen

Da die Öffnung der Weite 0 an eine beliebige Stelle des Polygons gelegt werden kann, wäre das Ergebnis der Messfunktion ansonsten undefiniert. Die Hohlräume selber werden mitgemessen. Die Messung der Länge eines Linienzuges liefert also nicht nur den Umfang eines Objektes zurück, sondern den Umfang des Objektes plus den der Hohlräume [6].

Information über elektrische Verbindungen

Der Inhalt von Layern wird in einer Liste von Objekten gespeichert, die wiederum aus Listen ihrer Eckpunkte bestehen. Für jeden Layer im extrahiertem Layout existiert eine zweite Liste, die für jedes Objekt einen Eintrag enthält, die Netzknotennummer. Zwei elektrisch miteinander verbundene Objekte erkennt Cadence daran, dass diese dieselbe Netzknotennummer besitzen [6, `geomStamp`]. Funktionen, die auf den Inhalt von Layern zugreifen, liefern einen neuen Layer mit dem neuen Inhalt zurück. Funktionen, die die Netzknotennummern verändern, definieren unter Umständen auch die Knotennummern der Layer, die an die Funktion als Argument übergeben wurden, neu [6, 5].

Kapitel 4

Prinzip

4.1 Design Rule Checks

Viele häufig entstehende Fehler können durch relativ einfaches Vermessen der Geometrie von Objekten detektiert werden. Zu dünne Leitungen haben einen zu hohen Widerstand, zu kleine Abstände bedeuten oft höhere Leckströme. Auch die Zuverlässigkeit eines Bauteils und die Ausbeute können durch das Verletzen von sicheren Mindestabständen beeinträchtigt werden.

Der Test auf Entwurfsregeln (Design Rules) garantiert weder das Funktionieren der Schaltung, noch bedeuten Verletzungen dieser Sicherheitsregeln immer das Gegenteil. Bei der Fehlervermeidung leisten Design Rule Checks jedoch gute Dienste.

4.1.1 Prinzip

Die Idee, auf der Design Rule Checks in den meisten Programmen basieren, ist, einen Layer pro detektierbaren Fehlertyp zu definieren, in den die fehlerhaften Stellen eingezeichnet werden [4, 6, 23].

Cadence stellt hierzu mehrere Klassen von Werkzeugen zur Verfügung. Diese liefern Layer zurück, die alle Objekte oder Regionen von den Eingangslayern enthalten, die bestimmte Bedingungen erfüllen [6]:

- Logische Operationen liefern Layer, in denen alle Stellen markiert sind, an denen sich die Eingangslayer überlappen, nicht überlappen, oder mindestens ein Layer besetzt ist.
- Überlappungsfunktionen suchen ganze Objekte in einem Layer, die Objekte im zweiten Layer auf eine bestimmte Weise berühren. Möglichkeiten für Berührungsmodi sind Berührungen von innen und außen, sowie ganze, teilweise und beidseitige Überlappungen.
- Längenmessungsfunktionen suchen Kanten, die sich in einem bestimmtem Längenbereich bewegen.
- Cadence enthält zwei ziemlich mächtige Funktionen, die alle Kanten aller Objekte eines Layers um den selben Betrag nach außen (Expansion) oder nach innen (Kontraktion) bewegen. Die Hauptverwendung

dieser Funktionen im Zuge dieser Arbeit ist die Lückendetektion: Das Expandieren füllt alle Lücken und Hohlräume bis zum Doppeltem Expansionsbetrag. Doppelt, da die Wände zu beiden Seiten der Lücke verschoben werden. Ein nachfolgendes Kontraktieren führt alle Objekte auf die Normalumrisse zurück.




Abbildung 4.1: Lückendetektion durch Expandieren

- Die Objektsuche nach formalen Parametern sucht Rechtecke, nicht achsenparallele Objekte, Polygone,...
- Kantensuche (Selten verwendet) sucht parallele, antiparallele, etc. Kanten.
- Der `drc`-Befehl entspricht am ehesten den üblichen formalen Design Rules: Dieser Befehl sucht Objekte, die zu kleine Lücken enthalten, zu nahe beieinander sind, sich nicht weit genug überlappen, usw. Zu Besonderheiten dieser Funktion sei auf [4] verwiesen.

4.1.2 Implementierte Design Rule Checks

Die Fehlermeldungen, die Verstöße gegen Entwurfsregeln generieren, wurden mit einem aus zwei Zeichen bestehenden Fehlercode versehen (Vgl. Anhang B) Für jeden Fehlertyp wurde ein anderes erstes Zeichen des Fehlercodes vergeben.

HRES

Der HRES-Layer markiert Löcher im Halbleiter. In dieser Arbeit wird davon ausgegangen, dass Metallobjekte (Leitungen, FETs und Metallbuchstaben) und Objekte im GATE-Layer einen Mindestabstand zu Löchern halten

müssen.

Vias und Pads sowie FETs sind nur innerhalb von GATE- Gebieten zugelassen und brauchen daher keine gesonderten Regeln in Bezug auf den HRES- Layer.

LETTER

Es ist üblich, Erläuterungen direkt auf die Schaltung zu Drucken. Beispiele sind Pad-Namen für das Kontaktieren von Hand und die Namen einzelner Baugruppen.

Buchstaben, die direkt auf die Schaltung gedruckt werden, bestehen —je nach Technologie —entweder aus GATE-oder METAL-Material, und müssen zu beiden, da leitfähig, einen Mindestabstand halten, der vom DRC-Programm überprüft wird.

Ein Mindestabstand zu HRES-Gebieten wurde ebenso implementiert. Buchstaben sind nicht elektrisch verbunden, beeinflussen also relativ nahegelegene Bauteile nur unwesentlich. Um eine eigene Entwurfsregel dafür schreiben zu können, und um Buchstaben optisch hervorheben zu können, wurde ein eigener Layer für Buchstaben definiert.

CAPDEF

Dieser Layer markiert, wo Bereiche, in denen METAL und GATE sich überlappen, als Kondensatoren detektiert werden sollen. Nicht erlaubt ist ein Kondensator, der die Grenze eines CAPDEF-Bereiches kreuzt (Fehlermeldung C2), sowie Kondensatoren, die FET-Regionen berühren oder überlappen.

CAPDEF-Regionen ganz ohne Kondensatoren verletzen eine weitere Design Rule (C1).

VIA/PAD

Vias und Pads haben bis auf die Zahlenwerte die gleichen Eigenschaften: Beide müssen um einen gewissen Betrag von METAL und GATE überlappt werden und haben einen Minimaldurchmesser, um fehlerfreie Kontaktierung (Pads) und fertigungstoleranzinsensitive Widerstände (Vias) einzuhalten.

Des Weiteren haben sie einen Mindestabstand zu den aktiven Gebieten eines Transistors. Kondensatoren machen nur Sinn, wenn GATE- und METAL-Platte nicht elektrisch leitend miteinander verbunden sind. Durch Pads oder Vias kurzgeschlossene Kondensatoren werden daher auch als Fehler erkannt.

FET

Der Layer FET markiert das kleinste Rechteck, das alle aktiven Regionen eines Transistors enthält. Es darf weder Lücken im Gatematerial, noch elektrisch unverbundene Metallstücke umfassen. Alle Transistoren müssen rechteckig sein. Da diese Art von Transistoren einfach und automatisiert zu zeichnen ist, und bei Platzmangel eher die Platzierung als die Form der Bauteile variiert wird, ist diese Einschränkung ohne praktischen Belang. Sie ist nötig, um ein automatisches Ausmessen des Transistors beim LVS realisieren zu können. Fehler, die bei der Transistorautodetektion gemacht werden, resultieren erfahrungsgemäß fast immer in nichtrechteckigen Transistoren im extrahierten Layout.

Für gefaltete FETs (Bild 5.4 , S. 48) mit nicht schlangenförmigen Kanälen ist eine minimale METAL/FET-Überlappung definiert, mit der man angeben kann, um welchen Betrag ein Source/Drain-Finger mindestens aus dem FET ragen muss, falls er dies tut. Für schlangenförmige Kanäle ist die kleinste FET/METAL-Überlappung über die minimale Kanallänge implizit gegeben. Ein Test auf gleichmäßige Kanallänge innerhalb eines Transistors wird von Diva nicht angeboten.

GATE

Leitungen aus Gate-Material und Gateflächen haben eine Mindestbreite und einen Minimalabstand zu weiteren GATE-Leitungen.

Eine minimale Einkerbungsweite (Minimalabstand zwischen zwei Teilen desselben GATE-Objektes) wurde ebenfalls definiert.

Transistorgates sind in der vorliegenden Technologie immer breiter, als die dünnste zugelassene GATE-Leitung. Eine aufwändige Fallunterscheidung zwischen Gates und GATE-Leitungen entfällt daher.

Transistoren und 2-Ebenen-Verdrahtung verlangen Kreuzungen zwischen METAL und GATE. Ein Minimalabstand von Objekten in den beiden Layern lässt sich trotzdem sinnvoll definieren: Minimalabstände in Cadence greifen nur bei Außenkanten von Objekten, die das andere Objekt weder kreuzen, noch sich innerhalb von diesen befinden [4]. Kanten, die Leitungskreuzungen bilden, werden von diesem Test ignoriert.

Die Minimalabstände von Verdrahtungsleitungen zueinander werden, um Leckströme zu minimieren, möglichst groß gewählt. Innerhalb von Transistoren sind die Abstände der Leitungen zueinander durch die kleinste erlaubte Kanallänge gegeben, die möglichst gering gehalten wird. Die Einführung eines strengen Maßes für die Verdrahtung und eines toleranten für Transistoren ist daher wünschenswert. Drei Wege, um dies zu erreichen, wurden untersucht:

1. Ein eigener Layer, der die Bereiche markiert, in denen die kleineren METAL-Maße erlaubt sind. Neben der daraus resultierenden Unübersichtlichkeit des Layouts erhöhte der zusätzliche Layer den Zeichen- aufwand zu sehr.
2. Umdefinieren der Verwendung des FET-Layers, so dass dieser das auszumessende Transistorgebiet und die daran anschließenden Source- und Drainfingerteile enthält. Die Ermittlung der Kanäle wäre bei den verwendeten Transistoren weiterhin über logische Operationen möglich. Ein fehlerhaft eingezeichneter FET-Marker ist allerdings nicht mehr zu detektieren, da nun alle denkbaren GATE-METAL-Kombinationen auch nötig sind. Nahe beieinanderliegende Transistoren werden beim Expandieren bei der automatischen Erkennung von Transistoren (Kapitel 5.4.3) manchmal miteinander verbunden. Auch dies wäre bei dieser Art von FET-Marker unmöglich zu detektieren.
3. Transistoren erzeugen, wenn sie nach dem strengen Regelsatz beurteilt werden, notwendigerweise Fehler. Die detektierten Fehler überlappen den Transistor jedoch in der Regel um einen gewissen Betrag.

Alle Regionen, die nach dem strengeren Regelsatz Fehler enthalten, und die aktive Gebiete überlappen, kreuzen sicher die Region (inneres des Transistors), für die sie nicht gelten. Alle diese Gebiete zu verwerfen ist jedoch nicht sinnvoll, da damit auch echte Fehler verworfen werden.

Formale Regeln, die echte Fehler in jedem Fall von solchen, die von Transistoren generiert werden, unterscheiden können, existieren nicht. Implementiert wurde ein heuristischer Ansatz: Fehler, die keine aktiven Gebiete sind sicher echte Fehler. Solche, die diese um einen Mindestbetrag (siehe Tabelle 5.1) überlappen, werden ebenso als echte Fehler angesehen.

Dieser Kompromiss bedeutet für den Benutzer den geringsten Aufwand, und hat eine relativ hohe Treffsicherheit. Er wurde deshalb für die Implementierung gewählt.

Für die Minimalbreiten von FETs wird nach demselben Schema verfahren.

Das Techfile unterstützt für jeden Layer nur eine Linienbreite und einen Mindestabstand. Um dies zu umgehen wurde der zweite Parameter als Technologieparameter deklariert.

Um schlangenförmige FETs bei Bedarf verbieten zu können, wurde eine über den Schalterallowserpentshapedfet im DRC-Menü anwählbare Regel eingeführt, die nichtrechteckige aktive Regionen als Fehler mit dem Fehlercode MZ markiert. Alle im Zuge dieser Arbeit verwendeten Schalter sind in Anhang A.2 dokumentiert.

METAL

Leitungen außerhalb von Transistoren müssen einen relativ großen Abstand zueinander haben, um Leckströme zu minimieren. Des Weiteren sollten sie breit sein, was den Leitungswiderstand gering hält. Innerhalb von Transistoren sind oft mehrere Source- und Drain-Finger parallel geschaltet, und dürfen, um den Platzbedarf zu reduzieren, dünner sein als Einzelleitungen.

Eine kammförmige Source/Drain-Struktur kann auch noch innerhalb eines kleinen Bereichs um die aktiven Regionen herum existieren. Minimale Linienbreiten und -Abstände dürfen dort die Minimalwerte für Linien innerhalb von FETs annehmen.

Aktive Regionen

Kanäle, die kürzer als der Minimalwert sind, werden als Fehler markiert (Fehlercode MY). Eine Überprüfung auf eine erlaubte Maximallänge ist in vorgesehen, kann aber mangels eines passenden Längenüberprüfungsbefehls in der verwendeten Version von Cadence nicht implementiert werden. Kanäle mit einer Länge, die einen frei wählbaren Betrag (Tabelle 5.1) übersteigt, werden nicht mehr als solche erkannt. Der Leitwert des Polymerwerkstoffes, der die Kanäle bildet, ist niedrig genug, um diese Näherung zu rechtfertigen. Da Kanäle an Leitungskreuzungen entstehen, und bei der Verdrahtung nicht vermeidbar sind, werden FETs mit einem zu kleinem Umfang als parasitär markiert. Der Layoutzeichner kann Transistoren mit Hilfe des FET- Hilfslayers manuell als gewollt markieren.

Sonstige Tests

Mit dem Verwendungszweck ‚net‘ abgelegte Objekte kommen in einem nichtextrahiertem Layout nicht vor, und werden als Fehler markiert.

Nicht achsenparallele GATE-, METAL-, PAD-, VIA- und FET-Kanten sind in der verwendeten Technologie bisher nicht vorgesehen, und gelten daher ebenso als Fehler.

Durch die Weise, auf die Cadence Layer ablegt (Bild 3.12), ist es möglich, dass Hohlräume in Objekten deren äußeren Rand überlappen. Solche nicht eindeutig definierten Formen werden ebenfalls als Fehler erkannt.

In den folgenden Tabellen (4.1–4.4) werden die getesteten Entwurfsregeln nach deren Art geordnet aufgelistet. Die Einträge entsprechen den Nummern der Fehlermeldungen und sind zum leichteren Auffinden der Entsprechungen im Programmcode gedacht. Der Vorteil dieser Darstellungsart ist, dass implizit durch ande-

re Entwurfsregeln gegebene Regeln dargestellt werden können. Deren Nummern wurden hier in Klammern gesetzt.

Bei den Überlappungsregeln überlappen die linken Layer die Unteren.

Tabellen, in denen die DRCs nach Layern aufgeschlüsselt sind, sind in Anhang B zu finden.

Tabelle 4.1: Layer, die sich nicht überlappen dürfen

CAPDEF								
FET	(NE)	N3						
VIA	(NE,NF)	N5	N6					
PAD	(NE,NF)	N8	N9	NA				
GATE	NB							
METAL	NC							
LETTER	ND		(NE)	(NE,NF)	(NE,NF)	NE	NF	
	HRES	CAPDEF	FET	VIA	PAD	GATE	METAL	

Tabelle 4.2: Layerkombinationen, für die Minimalabstände implementiert sind

HRES								
CAPDEF								
FET	(D6)	DH	D2					
VIA	(D6,D8)	DI	DJ	D3				
PAD	(D6,D8)	DK	DL	D4	D5			
GATE	D6					D7		
METAL	D8					D9,DA	DB,DC	
LETTER	DD		(DF)	(DF,DG)	(DF,DG)	DF	DG	
	HRES	CAPDEF	FET	VIA	PAD	GATE	METAL	LETTER

Tabelle 4.3: Layer, die sich ganzflächig überlappen müssen

CAPDEF							
FET							
VIA							
PAD							
GATE			A1	A2	A3		
METAL				A4	A5		
LETTER							
	HRES	CAPDEF	FET	VIA	PAD	GATE	METAL

Tabelle 4.4: Layerkombinationen, für die minimale Überlappungen implementiert sind

HRES								
CAPDEF								
FET							(X) ¹	
VIA								
PAD								
GATE			O2	O3	O4			
METAL			O5	O6	O7			
LETTER								
	HRES	CAPDEF	FET	VIA	PAD	GATE	METAL	LETTER

¹ Implizit gegeben über die minimale Kanalweite.

Tabelle 4.5: Sich nur auf einen Layer beziehende DRCs

	HRES	CAPDEF	FET	VIA	PAD	GATE	METAL	LETTER
Uneindeutige Formen	M1	M2	M3	M4	M5	M6	M7	M8
Nicht achsenparallele Kanten		M9	MA	MB	MC	MD	ME	
Minimale Breite	MF			MG	MH	MI	MJ,MK	
Kleinste Einkerbung	ML			MN	MO	MP	MQ	
Rechteckige Form			MR					

4.2 Extraktion

Um ein Layout mit dem Schaltplan vergleichen zu können, ist es nötig, alle im Layout vorhandenen Bauteile zu detektieren und zu vermessen [23, 19, 20]. Neben den absichtlich generierten Elementen entstehen bei der Verdrahtung parasitäre Bauteile (Bild 4.3), die von der konkreten Realisierung der Schaltung abhängen, und in genaue Schaltungssimulationen einbezogen werden müssen. Die Aufgabe der Layoutextraktion ist es nun, alle im Layout enthaltenen Bauteile zu detektieren, zu vermessen, und in obige Gruppen einzuordnen.

4.2.1 Leitungsextraktion

Die Konfiguration der Leitungsdetektion wurde von den Entwicklern von Cadence sehr einfach gehalten: Der Programmierer definiert VIAs, die den METAL- und den GATE-Layer verbinden, und deklariert diese Layer dadurch als elektrisch leitfähig.

In einem zweiten Schritt werden die Leitungen zusammen mit allen anderen Elementen, die nicht vermessen zu werden brauchen (Buchstaben, Vias und Pads) in das extrahierte Layout kopiert. Leitungen bekommen automatisch den Verwendungszweck ‚net‘ (Tabelle 3.2), alle anderen Objekte werden als ‚drawing‘ deklariert.

Durch einen Bug in den Anzeigeroutinen von Virtuoso 4.4.3 wäre es nützlich, die Leitungen innerhalb von Feldeffekttransistoren ausblenden zu können: Leitungen werden generell über Bauteile gezeichnet. Transistoren, die aus vielen Source- und Drainfingern bestehen, ergeben deshalb, wenn zu klein dargestellt, ausgefüllte Flächen der Farbe der Metallumrandung, anstatt als Bauteil markiert zu sein.

Einfaches Herausschneiden aller METAL-Leitungen innerhalb von Transistoren behebt zwar dieses Problem, dafür wurden aber die dadurch getrennten Leitungen von Virtuoso als unterbrochene Leitungen behandelt. Das LVS funktioniert weiterhin: Die Information über die Zugehörigkeit von Netzknoten wird vom Inhalt der Layer getrennt abgespeichert [6, geomStamp].

Um Transistoren dennoch deutlich sichtbar zu machen, wurde die Weite aller Bauteilumrandungen auf 2 Pixel erhöht.

Leitungen, die aus Polygonen mit einer zu hohen Anzahl von Eckpunkten bestehen, werden in kleinere Leitungen aufgeteilt. Die Information, welche Leitung mit welcher verbunden ist, bleibt dabei für LVS und Simulation erhalten. Auch hier wird das Layout weiterhin korrekt abgearbeitet, selbst wenn zwei dieser Polygone innerhalb eines Transistors aufeinanderstoßen. Die einzige Ausnahme bildet auch hier der Layout-Editor Virtuoso, der getrennte Leitungsteile als getrennte Polygone betrachtet.

Nachdem in der Literatur nichts über die maximale Anzahl von Eckpunkten einer Leitung in Erfahrung zu bringen war, wurde experimentell ein maximaler Wert von 1024 Eckpunkten ermittelt. Dank der hohen Anzahl der Source/Drain-Finger innerhalb eines Transistors wird dieser Maximalwert hier im Gegensatz zur CMOS-Technologie häufig erreicht. Die Begrenzung auf 1024 Eckpunkte scheint auf verschiedene Teile des Extraktors zuzutreffen (Kapitel 4.2.4, Seite 27).

4.2.2 Bauteilextraktion

In der Datei `divaEXT.rul` werden analog zum DRC Hilfslayer, die dieses mal die Umriss aller zu detektierenden Bauteile eines Typs enthalten, generiert. Der DRC-Befehl ist hier nicht mehr verwendbar, da der Extraktor ihn nicht unterstützt. Zusätzlich kommt hier die Einschränkung, dass keine Befehle, die mit einzel-

nen Objekten arbeiten, existieren, hier richtig zu tragen. So ist es zum Beispiel nicht möglich, jeden einzelnen Transistor getrennt zu expandieren, was Überlappungen der expandierten Transistoren vermeiden würde.

Als nächstes definiert die `EXT_RULE` Anzahl, Namen und Layer der Anschlüsse (Pins), die das Bauteil haben soll. Cadence geht nun die Objekte in den Erkennungslayern einzeln durch und versucht, Kontakte mit diesen zu verbinden. Ist dies nicht eindeutig möglich, wird eine Warnmeldung mit der linken oberen Bauteilkoordinate in das CIW (Bild 3.3) ausgegeben.

Da Source- und Drainanschluss der Transistoren den selben Layer (METAL) teilen, wird automatisch davon ausgegangen, dass beide Anschlüsse gegeneinander austauschbar sind.

Der Extraktor unterstützt eine Vielzahl von Messbefehlen, die die Parameter (Kanallänge, etc. Siehe auch Kapitel 3.2.3) der detektierten Bauteile ermitteln. Alle Messbefehle messen relativ zum Erkennungslayer des Bauelements. Da jedes Bauteil einen eigenen Erkennungslayer besitzt, wird auf diese Weise die Festlegung des Bauteils, auf das sich die Messung bezieht, überflüssig. Nachteil dieser Vorgehensweise ist die Notwendigkeit einer Vielzahl von Messbefehlen.

4.2.3 Kondensatoren

Bei Kondensatoren in Halbleitertechnologie ist es aufgrund der extremen Geometrien notwendig, die Kapazität in eine Flächen- und eine Kantenkapazität aufzuteilen (Bild 4.2). Die Flächenkapazität entspricht der ‚klassischen‘ Kapazität eines Plattenkondensators, die Kantenkapazität wird durch E-Felder an den Kanten der Kondensatorplatten hervorgerufen.




Abbildung 4.2: Kanten- und Flächenkapazität

Bei herkömmlichen Siliziumtechnologien ist die Kapazität einer Polysiliziumleitung in allen Layerkonfigurationen näherungsweise gleich. Alle Kapazitätsanteile außer der Kapazität zwischen dieser Schicht und dem Halbleitermaterial sind durch die großen Abstände zu diesen beiden Schichten gering genug, um vernachlässigt werden zu können.

Im Gegensatz dazu dürfte sich die Flächenkapazität von fertigen Kondensatoren stark von der von METAL- und GATE-Leitungen allein unterscheiden: Außerhalb von GATE/METAL-Überlappungsgebieten fehlt die zweite Kondensatorplatte. Da jeder Layer im Techfile nur einen einzigen Eintrag für Flächenkapazitäten besitzt, wurde die Flächenkapazität für Kondensatorgebiete formal dem Layer CAPDEF zugewiesen.




Abbildung 4.3: Parasitäre Bauteile

4.2.4 Extraktion parasitärer Bauteile

Es ist nicht zu vermeiden, dass durch die Verdrahtung parasitäre Transistoren und Kondensatoren entstehen (Bild 4.3). Die Extraktion dieser Bauteile erhöht die Genauigkeit von Schaltungssimulationen.

Parasitäre Kondensatoren

Parasitäre Kondensatoren entstehen überall dort, wo METAL- und GATE-Leitungen sich kreuzen. Sie werden als eigenes Bauteil (`pcapacitor`) erkannt. Parasitäre Kondensatoren werden beim „Layout gegen Schaltbild“-Vergleich ignoriert.

Innerhalb von Feldeffekttransistoren bildet jeder Source- oder Drainfinger eine Kapazität. Um die Anzahl der zu extrahierenden Bauteile drastisch zu reduzieren und gleichzeitig das extrahierte Schaltbild übersichtlicher zu machen, wird die GATE-METAL-Kapazität von Transistoren als Ganzes ermittelt und in die CDF-Beschreibung des Transistorenmodells (Bild 3.5) als Parameter `Cgm` eingetragen, anstatt sie für jeden einzelnen Finger als eigenes Bauteil zu extrahieren. Die Aufteilung in Source–Gate- und Gate–Drain-Kapazität geht dabei verloren: Die Funktionen, die verwendet werden, um Bauteile zu vermessen, können zwei Anschlüsse, die sich im selben Layer befinden, nicht voneinander unterscheiden. Bei den hier verwendeten hohen Mengen von Kanälen pro Transistor ist eine Ungenauigkeit der Kapazitätsverteilung um einen halben Finger pro Source- bzw. Drainanschluss vertretbar. Bei Transistoren mit einem Kanal oder einer ungeraden Anzahl von Kanälen ist die Kapazität auf beide Anschlüsse gleich verteilt.

Parasitäre Transistoren

Parasitäre Transistoren (Bild 4.3) entstehen überall, wo zwei METAL-Leitungen eine GATE-Leitung überkreuzen.

Die Ströme, die durch Transistoren mit weit auseinanderliegenden METAL-Leitungen fließen, sind sehr gering. Transistoren, deren Kanäle länger als `gunDetectMaxLength` (Tabelle 5.1) sind, werden daher ignoriert. Der Parameter `gunDetectMaxLength` wird im Techfile definiert, kann aber über das CIW (Bild 3.3) editiert werden.

Alle Transistoren, die nicht vom Benutzer markiert, bzw. automatisch erkannt wurden und obige Bedingung erfüllen, werden als eigenes Bauteil (`pofet`) erkannt. Das Modell `pofet` unterscheidet sich vom Transistormodell `ofet` für erwünschte Transistoren in zwei Punkten: Die Parameter `Nr` für die Anzahl der Kanäle und die Gate-METAL-Kapazität der Source/Drainfinger innerhalb des Transistors (`Cgm`) sind nicht definiert: Die für Transistoren mit mehreren Kanälen notwendige Interdigitalstruktur ist als parasitäres Bauteil nicht denkbar. Sollten dennoch zwei parasitäre Transistoren dieselben Source- und Drainknoten teilen, werden sie korrekt als

getrennte, parallelgeschaltete Transistoren extrahiert.

Leitungswiderstände und -Kapazitäten




Abbildung 4.4: Auftrennung einer Leitung in einzelne Segmente

Cadence erlaubt das Extrahieren von Leitungswiderständen und Substratkapazitäten [5]. Dazu teilt das System alle Leitungen in einzelne Segmente auf (Bild 4.4). Jedem Segment wird nun ein eigener Innenwiderstand und eine Substratkapazität zugewiesen. Für Ecken und Leitungseinengungen sind Übergangswiderstände vorgesehen. Jedem Segment wird eine eigene Netzknotennummer (Kapitel 3.4.1) zugewiesen.

Substratkapazitäten sind nur auf Layer anwendbar, für die ein Schichtwiderstand definiert ist.

Die Aufteilung der Leitungen in einzelne Segmente muss vor der Definition der Durchkontaktierungen erfolgen. Diese muss wieder vor der Extraktion der Bauelemente stehen. Nach der Definition der Schichtwiderstände stellt jeder Source-Drainfinger einen eigenen Netzknoten dar, der mit den anderen über Widerstände verbunden ist. Für die Transistorextraktion ist es allerdings notwendig, dass alle Source- und alle Drainanschlüsse denselben Netzknoten darstellen. Ein versuchsweises Auftrennen aller Transistoren in kleine Transistoren mit nur einem Kanal scheiterte ebenfalls:

Die Definition von Schichtwiderständen für Layer mit Objekten von einer größeren Anzahl von Eckpunkten (ca. 1000, siehe Kapitel 4.2.1, Seite 24) führt zu einem Cadence-internem Fehler (Schutzverletzung) und Programmabbruch. Da sich die vorliegende Technologie durch eine hohe Zahl von Eckpunkten des METAL-Layers auszeichnet, ist die verwendete Installation von Cadence 4.4.3 offenbar hierfür ungeeignet.

4.2.5 Leckströme

Leckströme von der Verdrahtung durch das Substrat werden in allen etablierten Technologien normalerweise vernachlässigt. Längere Leitungen sind von allen Seiten her mit SiO_2 isoliert, das ein guter Isolator ist. In den älteren Technologien (Bipolar, P- und NMOS) fließen zusätzlich in allen Netzknoten relativ hohe Ströme, so dass Leckströme durch das Substrat nicht relevant sind.

Dies ist in der vorliegenden Technologie zumindest für den METAL-Layer nicht gewährleistet (Bild 3.1). Obwohl nicht in Cadence vorgesehen, wurde deshalb nach einer Methode gesucht, diese Art von Leckströmen zu simulieren.

Hierzu wird eine Kopie des METAL-Layers als VIA verwendet, um diesen ganzflächig mit einem Substrat-Hilfslayer zu verbinden.

Um Substratwiderstände zu definieren, ist es nicht notwendig, den METAL-Layer in einzelne Segmente zu zerlegen. Transistoren werden also korrekt extrahiert. Die Größe der zu verwendenden Polygone übersteigt jedoch auch hier die Möglichkeiten des Programms.

Auch der Versuch, Leckströme über ein eigenes Leitungsbauteil zu realisieren, scheiterte an der selben Fehlermeldung (`Segment Violation`). Dieses hätte ermöglicht, jede Leitung über einen Widerstand mit einem konstantem Potential zu verbinden. Ein eigenes Bauteilmodell für Leitungen hat zwei große Nachteile:

- Leckströme fließen in Wirklichkeit nicht zwischen den Leitungen und einem konstantem Potential, sondern zwischen den Leitungen selber, die unterschiedliche Potentiale besitzen. Dies stellt die Genauigkeit des Modells in Frage.
- Diva bietet kein passendes Kriterium für die Größe des Substrat-METAL-Widerstands an: Dieser ist weder von der Fläche der Leiterbahn abhängig (Strom fließt zwischen den Kanten von Leiterbahnen), noch von deren Umfang (der Widerstand ist proportional zum Abstand der Objekte zueinander).

4.3 LVS

Der Layout-Versus-Schematic-Check [16, 23] benötigt nur ein Minimum an vom Entwickler geschriebenen Code. Nahezu alle technologiespezifischen Eigenschaften werden von Bauteilmodell und Extraktionsprogramm verwaltet. Die umfangreiche, allerdings lückenhafte Dokumentation macht die Konfiguration des LVS allerdings trotzdem zeitaufwändig. Neben der offiziellen Cadence-Dokumentation wurde beim Konfigurieren des LVS Gebrauch von Dokumentation und Quellcode des EMACS-Texteditors [8, 9] gemacht, der in einer ähnlichen Programmiersprache (Lisp) geschrieben wurde.

Zur Vorbereitung eines LVS ist es nötig, Layout und Schaltplan zu extrahieren. Beim Layout geschieht dies über die `Extrakt`-Funktion von Virtuoso. Der Schaltplan wird über die `Check and Save`-Funktion des Schaltplaneditors (Bild 3.6) extrahiert. Ein Speichern allein erfüllt diesen Zweck nicht.

Die gesamte LVS-Konfiguration findet in der Datei `divaLVS.rul` Platz. Der erste Teil besteht aus SKILL-Funktionen, die zwei Bauteile anhand ihrer CDF-Beschreibung (Kapitel 3.2.3) vergleichen. Der aufwändige Weg über SKILL-Funktionen muss gegangen werden, um die größtmögliche Flexibilität zu gewährleisten [23]. So können zum Beispiel beliebig geartete Toleranzen für die einzelnen Parameter implementiert werden. Die Vergleichsfunktionen können entweder eine Fehlermeldung zurückliefern oder den Wert `nil`, der anzeigt, dass die Bauteile als identisch gelten können.

Des Weiteren ist es sinnvoll, Funktionen einzuführen, die z.B. parallel geschaltete Transistoren zu einem großen Transistor verbinden. Die zugehörigen Funktionen liefern den neuen Satz Bauteilparameter, oder `nil`, wenn die Vereinigung nicht möglich war. Ein Beispiel für Bauteile, die eine Vereinigung notwendig machen, sind Transistoren mit mehreren Gates, die aufgrund zu breiter Source/Drainstege vom Extraktor getrennt wurden (Tabelle 5.1). Das Vereinfachen beider zu vergleichenden Schaltungen verringert außerdem den Aufwand beim eigentlichen Vergleich, und ermöglicht, elektrisch äquivalente Schaltungen als identisch zu erkennen. Da Transistoren keine linearen Bauteile sind, und die meisten bei der Vereinigung von Transistoren benötigten Parameter noch nicht genügend weit erforscht sind [30], beschränkt sich die implementierte LVS-Implementation auf parallel geschaltete Transistoren mit gleichen Kanallängen.

Neben dieser konventionellen Vereinfachung der zu vergleichenden Schaltungen ist es auch möglich, „pseudo-parallel“ Transistoren zu vereinen [14]. Diese Transistoren sind nicht wirklich parallel, das Vereinen derselben erzeugt aber im Rahmen einer Simulation des Transistors als digitalen Schalter keine wesentlichen Fehler. Ein Beispiel für pseudoparallele Transistoren ist in Bild 4.5 zu sehen.

Dieser Schritt verändert allerdings größere Teile der Schaltung, als die letzten. Da dies die Fehlersuche meist erschwert [16], ist er nicht zu empfehlen.




Abbildung 4.5: Vereinerung pseudoparalleler Transistoren

Parallel- und in Reihe geschaltete Kondensatoren werden immer vereint.

Cadence erkennt automatisch, dass Source- und Drainanschluss von Transistoren beliebig vertauschbar sind, da beide Anschlüsse bei der Detektion denselben Layer teilen (Kapitel 4.2.2, Seite 25). Bei Kondensatoren muss dies von der LVS-Konfiguration aus festgelegt werden.

Der dritte Teil der LVS-Definitionen sagt nun, welcher der oben definierten Schritte in welcher Reihenfolge abgearbeitet wird.

Cadence versucht nun, alle parallel oder in Reihe verbundenen Bauteile zu vereinen, bis die Vereinigungsfunktion für jede mögliche Kombination `nil` liefert. Danach wird mit den obigen Funktionen verglichen, welcher Transistor im Layout welcher im Schaltplan sein kann, und die Kombination gesucht, in der beide am besten übereinstimmen.

4.3.1 Fehlersuche

Prinzipiell kann ein LVS-Test nur herausfinden, ob Layout und Schaltplan identisch sind. Selbst bei kleinen Fehlern sind die Zuordnungen der einzelnen Schaltungsteile zueinander nicht mehr eindeutig ermittelbar. Um den Fehlerort besser eingrenzen zu können, werden benannte Pads als Referenzpunkte behandelt, die sich in beiden Schaltungen an der selben Stelle befinden. Virtuoso erlaubt, weitere benannte Referenzpunkte in ein Layout einzuzeichnen.

Über den Menüpunkt *Backannotate* ist ein Programm erreichbar, das die verglichenen Bauteile und vermutlichen Fehler in den Schaltplan einträgt. Auch bei der Programmierung dieses Programms wurde Wert auf Eigenständigkeit gelegt: Es ist von der Kommandozeile aus startbar und gibt seine Fehlermeldungen nicht in das CIW aus. Sie können dafür über die *Monitor*-Funktion des LVS-Programms erreicht werden [22].

Kapitel 5

Implementierung

5.1 Bauteilmodelle

Die verwendeten Bauteilmodelle lassen sich in zwei Klassen aufteilen: Symbole (Symbol) für Schaltpläne, und parametrisierte Zellen (P-Zellen, englisch PCells) für extrahierte Bauteile. Erstere sind umfangreich dokumentiert [2]. Die Dokumentation von P-Zellen hingegen beschränkt sich auf wenige Absätze [3].

5.1.1 Symbole

Jedes Bauteil, das in ein Schaltbild eingezeichnet werden soll, muss ein eigenes Erscheinungsbild haben. Dieses wird unter dem Namen des Bauteils und der Ansicht `symbol` im Library Manager (Bild 3.4) abgelegt.

Symbole werden im ‚Composer—Symbol‘ (Bild 3.6) gezeichnet. Um den Composer das erste Mal mit einem Symbol aufzurufen, wählt man zuerst die Bibliothek, in der das Symbol abgelegt werden soll, im Library Manager (Bild 3.4) aus. Unter dem Menüpunkt *View/New/Cell View* ist nun ein Fenster erreichbar, in dem die Namen des Bauteils und der Ansicht (`symbol`) einzutragen sind. Auf die Frage, mit welchem Programm das Objekt geöffnet werden soll, ist mit ‚Composer—Symbol‘ zu antworten.

Alle Objekte, die nötig sind, um ein Symbol zu zeichnen, können im Composer unter dem Menüpunkt *add* erreicht werden. Beim Einzeichnen von Pins ist zu beachten, dass der Bauteilextraktor die Pinnamen aus dem Symbol übernimmt.

5.1.2 P-Zellen

Bauelemente müssen auch im extrahierten Layout ein Erscheinungsbild haben. Dies wird in P-Zellen abgelegt.

P-Zellen bestehen aus drei Teilen:

- Ein Bauteilsymbol, das eine feste Größe besitzt, und in der linken oberen Ecke des Bauteils angezeigt wird.
- Eine ‚Recognition Shape‘, einem Umriss von der Form des Bauteils, der im extrahierten Layout das Bauteil markiert.

- Eine Liste der Anschlüsse des Bauteils.

Die Parameter wie Kanallänge und Kapazität werden im CDF-Editor (Bild 3.5) definiert.

Cadence bietet einen fertigen Befehl `ivCreatePCells` für die automatische Generierung von P-Zellen an. Er liest eine Liste der zu generierenden Zellen und die der zugrundeliegenden Symbole aus einer Datei. Die Größe des Symbols, das in der linken oberen Ecke des Bauteils abgebildet wird, muss vom Benutzer angegeben werden. Eine feste Einheit der Symbolgröße war im Rahmen dieser Arbeit nicht ermittelbar. Die restlichen benötigten Daten sind in der Symbolansicht enthalten. Das Format der Symbolliste ist folgendes:

<code>ptest</code>	<code>ofet</code>	<code>symbol</code>	<code>auLvs</code>	50
<code>ptest</code>	<code>cap</code>	<code>symbol</code>	<code>auLvs</code>	50
<code>ptest</code>	<code>pofet</code>	<code>symbol</code>	<code>auLvs</code>	50
<code>ptest</code>	<code>pcap</code>	<code>symbol</code>	<code>auLvs</code>	50
<code>#Bibliothek</code>	<code>Bauteil</code>	<code>Quellansicht</code>	<code>zu generierende Zelle</code>	<code>Symbolgröße</code>

In der vorliegenden Arbeit wurde sie unter dem Namen `pcells.txt` abgelegt.

Kommentare sind —anders als in allen anderen verwendeten Dateien— nicht erlaubt. Fehler im Dateiformat verursachen das Ende der Bearbeitung der Datei, aber keine Fehlermeldungen. Die Symbolliste wird eingelesen, indem in das CIW folgender Befehl eingegeben wird:

```
(ivCreatePCells "pcells.txt")
```

Die generierten P-Zellen werden im CIW mitprotokolliert. Es bleibt dem Benutzer überlassen, zu überprüfen, ob die richtigen Zellen generiert wurden.

Der in der Dokumentation des `ivCreatePCells`-Befehls [3] empfohlene Name der Ansicht der P-Zellen (`ivpcells`) wird vom Extraktor akzeptiert. Im LVS-Programm ist jedoch der Ansichtname `auLvs` fest eingestellt, so dass auf diesen Namen ausgewichen werden musste.

5.1.3 Die verwendeten Bauteile

Für Extraktion und LVS ist es nötig, folgende Bauteile anzubieten:

- ofet** Ein organischer Feldeffekttransistor. Die Namen der Source-Drain- und Gate-Anschlüsse werden von den Dateien `divaEXT.rul` und `divaLVS.rul` als ‚S‘, ‚D‘ und ‚G‘ angenommen. Die CDF-Beschreibung eines Transistors (Kapitel 3.2.3) enthält folgende Parameter:
- `W`, `L`: Weite und Länge des Kanals
 - `Nr`: Anzahl der Kanäle
 - `Cgm`: Kapazität der Source/Drainfinger gegen das Gate.
- pofet** Ein parasitärer `ofet` (Kapitel 4.2.4). Parasitäre Transistoren haben nur einen Kanal, und benötigen deshalb nur zwei Parameter, `W` und `L`.

cap	Kondensatoren (Capacitors). Kondensatoren sind Flächen, an denen sich GATE- und METAL-Layer überlappen, und die als Kondensator markiert sind. Der einzige Parameter eines Kondensators ist dessen Kapazität, <i>C</i> . Die Anschlüsse besitzen die Namen ,CGATE' und ,CMETAL'.
pcap	Parasitäre Kondensatoren sind Überlappungen von METAL- und GATE-Layer, die nicht als Kondensator markiert sind. Sie entstehen z.B. bei der Verdrahtung (Bild 4.3). Kondensatoren innerhalb von Feldeffekttransistoren werden über den Parameter <i>Cgm</i> verwaltet. <code>pcap</code> ist eine direkte Kopie des Modells <code>cap</code> .

5.2 display.drf

Die Datei `display.drf` muss in das Verzeichnis, in dem sich die Bibliothek `ptest` befindet, kopiert werden. Sie enthält alle anzeigespezifischen Informationen über das Aussehen der Layer. Füllfarbe, Füllstil und Beschreibung der Umrandung von Objekten eines Layers werden in Farbpaketen zusammengefasst, die im Techfile (Kapitel 5.3.2) ihren Layern zugewiesen werden.

5.2.1 Definition der Anzeigeeinheit

Im Gegensatz zum Bildschirm, auf dem Kanten meist weiß vor schwarzem Hintergrund markiert werden, verwenden Plotter weißes Papier, auf dem schwarze Kanten sinnvoll sind.

Einige Ausgabegeräte (z.B. Plotter) haben außerdem eine eingeschränkte Farbtiefe. Es ist also sinnvoll, mehrere Farbschemata für verschiedene Anzeigen zu definieren. Im vorliegenden Fall wird der Name ,`display`' (Anzeige) als Gerätenamenname definiert:

```
drDefineDisplay(
  (display)
)
```

5.2.2 Füllmuster

Füllmuster werden als Bitmap definiert. Cadence erwartet Füllmuster als Listen, in denen Pixel der Füllfarbe durch Einsen, freie Pixel durch Nullen repräsentiert werden. Die Füllmusterdefinition wird durch folgenden Befehl eingeleitet:

```
drDefineStipple(
```

Als Beispiel sei hier das Füllmuster ,`slash`' (Schraffur) angegeben.

```
( display      slash
  (
    ( 0 0 1 0 0 0 0 0 )
    ( 0 1 0 0 0 0 0 0 )
```

```
( 1 0 0 0 0 0 0 0 )
( 0 0 0 0 0 0 0 1 )
( 0 0 0 0 0 0 1 0 )
( 0 0 0 0 0 1 0 0 )
( 0 0 0 0 1 0 0 0 )
( 0 0 0 1 0 0 0 0 )
)
```

5.2.3 Linienmuster

Linienmuster werden ebenso als Bitmap definiert:

```
(drDefineLineStyle
;Anzeige Mustername Linienbreite Füllmuster)
display solid 1 (1 1 1)
)
```

5.2.4 Farben

Farben werden über ihren Rot-, Grün- und Blau-Anteil definiert, wobei 0 den dunkelsten Wert bedeutet. Zu beachten ist, dass hier auch auf Druckern additive Farbmischung verwendet wird (Rot und Grün ergibt zum Beispiel Gelb.)

```
drDefineColor(
;( DisplayName Farbname Rot Grün Blau )
( display white 255 255 255 )
( display black 0 0 0 )
( display red 255 0 0 )
( display green 0 255 0 )
( display blue 0 0 255 )
( display purple 255 0 192 )
( display cyan 0 192 192 )
( display yellow 255 255 0 )
)
```

5.2.5 Layerdefinitionen

Je ein Satz von Linien- und Füllfarben und -Mustern wird zu einem Farbpaket zusammengefasst:

```

drDefinePacket(
;( Anzeige   Paket      Füll-   Linien-   Füll    Ramen-   )
;           ;           muster  muster   Farbe   Farbe    )
( display METAL    Metal   solid   blue    white   )
( display METALnet blank   solid   blue    blue    )
( display METALbnd blank   solid   white   white   )
      :           :           :         :         :
( display CAPDEF  blank   solid   cyan    cyan    )
( display FET     blank   solid   purple  purple  )
( display device  blank   solid   yellow  yellow  )
)

```

Die Zuweisung der Farbpakete zu den Layern wird in Kapitel 5.3.2 (Seite 38) beschrieben.

5.3 techfile.txt

Die globale Technologiebeschreibung für Cadence steht in einem so genannten Techfile [7]. Neben der Konfiguration von Anwendungsprogrammen, wie Autoroutern oder Simulatoren, die außerhalb des Themenbereichs dieser Arbeit liegen, zählt hierzu die Definition der verwendeten Layer und die Festlegung globaler Parameter, wie die elektrischen Eigenschaften der einzelnen Layer (Schichtwiderstand, Kantenkapazität,...) und die Entwurfsregeln.

Alle in den Textbeispielen verwendeten Zahlenwerte sind Beispielwerte.

5.3.1 Technologieparameter

Alle im Techfile festgelegten Parameter können über die komfortablen Menüs des CIW (Bild 3.3) editiert werden. Um dies möglichst optimal nutzen zu können, sind alle als Zahl gegebenen technologieabhängigen Parameter in diese Datei integriert.

Benannte Technologieparameter

Die Konfigurationsdateien für DRC (Kapitel 4.1) und Bauteilextraktion teilen denselben Code für die Detektion einiger wichtiger Bauteile. Einige Einstellungen (Tabelle 5.1) benötigen technologieabhängige Zahlenwerte, die ursprünglich in Variablen abgelegt wurden. Um diese Zahlenwerte konfigurierbar zu machen, wurden sie in das Techfile integriert:

```

controls(
  techParams(

```

```

; Parameter          Wert
(gunChannelMaxWidth  1   )
(gunChannelMaxWidth  1   )
(gunChannelMinWidth  2   )
(gunMaxCrossingPerimeter  3.7 )
(gunMaxViaPerimeter   9081)
          :           :
)
)

```

Tabelle 5.1: Benannte Technologieparameter

gunChannelMaxLength	Maximal erlaubte Kanallänge von Transistoren.
gunChannelMinLength	Minimal erlaubte Kanallänge.
gunMaxCrossingPerimeter	Schwellwert, um erwünschte von parasitären Transistoren unterscheiden zu können.
gunMaxViaPerimeter	Schwellwert, um Vias von Pads zu trennen.
gunMetalSep	Minimaler Abstand von Metallteilen innerhalb von Transistoren.
gunMetalWidth	Minimale Source/Drainfingerbreite.
gunSDMaxWidth	Maximale Source/Drainfingerbreite. METAL-Objekte über dieser Breite trennen den Transistor.
gunFetSepWidth	Erlaubte Entfernung der Source/Drainfingern von den Kanälen eines Transistors.
gunDetectMaxLength	Maximale detektierbare Kanallänge.

Abstandsregeln

Die Abstandsregeln für den DRC können erst nach der Definition aller Layer (nächstes Kapitel) festgelegt werden. Ihre Definition funktioniert folgendermaßen:

```

physicalRules(
  spacingRules(
    ; Regeltyp   Layer1   Layer2   Wert
    (minSpacing  "METAL"           1   )
    (minNotch    "METAL"           2.3 )
    (minWidth    "METAL"           7   )
    (minEnclosure "METAL" "VIA"   9   )
    (minSpacing  "METAL" "HRES"  21  )
          :           :           :
    )
  )
)

```

Ebenso wie schon die Variablen werden auch die Abstandsregeln nur von den im Zuge dieser Arbeit geschriebenen Konfigurationsdateien verwendet. Cadence macht keinen selbständigen Gebrauch davon. Die verwendeten Regeltypen sind in Tabelle 5.2 aufgelistet.

Tabelle 5.2: Die verwendeten Abstandsregeltypen

minSpacing	Minimaler Abstand zwischen zwei Objekten.
minNotch	Kleinste erlaubte Einkerbung innerhalb eines Objekts.
minWidth	Minimale Weite z.B. von Leitungen.
minEnclosure	Definiert eine minimale Überlappung eines Layers über einen Anderen.

Elektrische Parameter

Auf die Abstandsregeln folgt die elektrische Charakterisierung der verwendeten leitfähigen Schichten. Dies sind im vorliegenden Fall die Flächenkapazität (`areaCap`) und Kantenkapazität (`edgeCapacitance`) eines Layers:

```
electricalRules(
  characterizationRules(
    ; Parameter      Layer1   Layer2   Wert
    (areaCap         "GATE"           1e-03 )
    (edgeCapacitance "METAL"         5.0e-9)
    :                :                :
  )
)
```

5.3.2 Layer

Layer und Purposes (Kapitel 3.4) werden in Cadence über Nummern repräsentiert. Einige Nummern sind von den Anwendungsprogrammen fest vergeben. Um dem Benutzer die Arbeit zu erleichtern, ist es sinnvoll, diesen Objekten Namen zuzuweisen, was folgendermaßen erledigt wird:

```
layerDefinitions(
  techPurposes(
    (Name      Nummer  Abkürzung)
    (warning   234     wng   )
    (tool1     235     t11   )
    (tool0     236     t10   )
    (label     237     lb1   )
    (error     239     err   )
    :         :         :
  ) ;techPurposes
```

Die erste Spalte enthält die Namen der Purposes. Die darauf folgende Zahl ist die Nummer, der man diesen Namen zuweist. Die dritte Spalte enthält eine Abkürzung, auf die Anwendungen bei Platzmangel ausweichen können.

Obige Zeilen beschreiben den minimalen Satz an Verwendungszwecken, den Cadence verwendet. Eigene Purposes können hinzugefügt werden. Um Platz für Erweiterungen seitens des Systems freizuhalten, sind Nummern kleiner als 200 reserviert.

Die Layer werden analog definiert. Auch hier sind die Nummern über 200 für systeminterne Zwecke vorgesehen:

```
techLayers(
  (Name      Nummer  Abkürzung  )
  (CAPDEF    7       CAPDEF     )
  (FET       8       FET        )
  (HRES      10      HRES       )
  (METAL     11      METAL      )
  (VIA       13      VIA        )
  (GATE      14      GATE       )
  (LETTER    15      LETTER     )

  ;Vom System reservierte Layer:
  (Unrouted  200     Unroute    )
  (Row       201     Row        )
  (Group     202     Group      )
  :         :         :
)
;techLayers
```

Die vollständige Liste aller Cadence-internen Layer lässt sich in [7, Appendix A] nachlesen.

Eine wichtige weitere Eigenschaft von Layern ist die Anzeigepriorität. Sie definiert, in welcher Reihenfolge die Layer gezeichnet werden:

```
techLayerPurposePriorities(
  (GATE      drawing )
  (GATE      net      )
  (LETTER    drawing )
  (VIA       drawing )
  :         :
  (Unrouted  drawing9)
)
```

Die Layer werden in aufsteigender Reihenfolge ihrer Priorität aufgelistet.

Nachdem die Layer definiert worden sind, ist es nun noch n'otig, ihnen Farbpakete (siehe Kapitel 5.2.5, `display.drf`) zuzuweisen:

```
techDisplays(
; (Layer Purpose Packet Attribute )
(HRES drawing HRES t t t t t)
(METAL drawing METAL t t t t t)
(METAL net METALnet t t t nil t)
(VIA drawing VIA t t t t t)
(VIA net VIAnet t t t nil t)
(GATE drawing GATE t t t t t)
(GATE net GATEnet t t t nil t)
(LETTER drawing LETTER t t t nil t)
(CAPDEF drawing CAPDEF t t t t t)
(FET drawing FET t t t t t)
: : : : : : : : :
)
```

Die vollst'andige Liste ist auch hier wieder in [7] nachzulesen.

Die Attribute f'ur den `techDisplays`-Befehl sind in Tabelle 5.3, [31] abgebildet. Sie k'onnen die Werte `t` und `nil` annehmen.

Tabelle 5.3: Attribute von Layern

Vis	<code>t</code> bedeutet, der Layer ist beim Start von Virtuoso automatisch sichtbar. Die Sichtbarkeit kann in Virtuoso per Mausklick ge'andert werden.
Sel	Legt fest, ob Objekte auf diesem Layer z.B. zum Kopieren angew'ahlt werden k'onnen
Con2ChgLy	Dieses Attribut legt fest, ob eine 'Anderung in diesem Layer die Ergebnisse von DRC und Bauteil-extraktion beeinflusst.
DrgEnbl	besagt, dass ein Objekt in diesem Layer, w'ahrend es verschoben wird, angezeigt wird. Bei einem <code>nil</code> werden nur die Umrisse des Objektes dargestellt.
Valid	Anw'ahlbarkeit des Layers als Layer, mit dem gezeichnet wird.

5.3.3 GDS II

GDS II (Geometric Data Standard II) ist ein weit verbreitetes Format, 'uber das verschiedene Programmpakete untereinander Layouts austauschen k'onnen. Jedem Layer wird ein eigener Datenstrom (englisch Stream) zugewiesen. Alle Programme m'ussen dabei dem selben Layer die selbe Datenstromnummer zuweisen. Dank dieser Datenstromorientiertheit wird GDS II oft auch kurz mit ‚Stream‘ bezeichnet. Die ben'otigten Beziehungen werden folgenderma'Ben definiert:

```

layerRules(
  streamLayers(
    ;(          Layer          Strom#  Type  Zu importieren  )
      ( ("METAL"   "drawing")  1      0    t              )
      ( ("VIA"     "drawing")  2      0    t              )
      ( ("GATE"    "drawing")  3      0    t              )
      ( ("CAPDEF"  "drawing")  4      0    t              )
      ( ("FET"     "drawing")  42     0    t              )
    ) ;streamLayers

```

Die letzte Spalte legt fest, ob der besagte Stream übersetzt werden soll. Streams, deren Nummer nicht in dieser Sektion des Techfiles vorkommt, erzeugen Warnungen.

Um herauszufinden, welche Layernummern von einem anderen Programm verwendet werden, sei empfohlen, eine Stream-Datei über das Menü *File/import/stream* im CIW zu importieren. Das Stream-Konvertierungsprogramm PIPO schreibt Warnungen in seine Logdatei `PIPO.LOG`, die alle verwendeten Streamnummern enthalten. Die genauen Zuweisungen der Nummern zu Layers sind nur durch Probieren zu ermitteln.

In der speziellen Installation, an der diese Arbeit geschrieben wurde, wurden die Streameinstellungen durch Standardwerte ersetzt. Um diese zu übergehen, ist es nötig, eine Datei mit folgendem Inhalt zu schreiben:

```

METAL   drawing  1  0
VIA     drawing  2  0
GATE    drawing  3  0
CAPDEF  drawing  4  0
FET     drawing  42 0

```

Der Menüpunkt *file/import/stream/User-Defined Data/Layer Map Table* des CIW liest diese Datei ein.

Die weiteren Einstellungen im verwendeten Techfile beziehen sich auf diverse Anwendungsprogramme, die beim Schreiben dieser Arbeit nicht verwendet wurden. Sie sind nur ansatzweise an die vorliegende Technologie angepasst, und wurden aus [7] zusammenkopiert.

Um Rundungsfehler bei der Konvertierung von Eckpunktkoordinaten zu vermeiden, ist es sinnvoll, bei der Stream-Konvertierung den ‚Snap to x/y-grid‘-Knopf anzuwählen. Er aktiviert einen erfahrungsgemäß sehr treffsicheren Rundungsalgorithmus für Koordinaten.

5.4 DRC und Extraktion

Diva [6, 24] ist ein Programmpaket, das Design Rule Checks, Layoutextraktion und Layout-Versus-Schematic-Tests ermöglicht.

Die ersten beiden Aufgaben unterscheiden sich im Vorgehen so wenig, dass sie ursprünglich die selbe Konfigurationsdatei teilten [3]. Sie werden im Folgenden näher erklärt.

5.4.1 Geometrische Operationen

Layoutextraktion und Design Rule Checks bestehen zum größten Teil aus mehr oder weniger elementaren geometrischen Operationen, die mit den Layern vorgenommen werden. Im ersten Fall versucht man, pro zu erkennender Bauelementart einen eigenen Layer zu erzeugen, in dem der Umriss aller Bauelemente dieser Art markiert ist, und weitere Layer, an denen die wichtigsten Bauelementparameter einfach zu messen sind.

Im zweiten Fall generiert man Layer, die die Umrisse der fehlerhaften Stellen des Layouts enthalten, und übergibt sie dem Layouteditor. Zusätzlich ermöglicht ein Befehl namens `drc`, Messungen an Hilfs Layern vorzunehmen.

Logische Operationen

Die einfachsten Operationen, die Diva mit Layern vornehmen kann, sind folgende:

```
(geomNot Layer)
(geomAnd Layer1 Layer2)
(geomAndNot Layer1 Layer2)
(geomOr Layer1 Layer2)
(geomXor Layer1 Layer2)
```

Die Funktionen (Bild 5.1) der einzelnen Befehle sind folgende:

<code>geomAnd</code>	(Bild 5.1 a) sucht Bereiche, in denen beide Layer gefüllt sind,
<code>geomOr</code>	(Bild 5.1 b) vereint alle Objekte in beliebig vielen Layern in einem Layer. Der <code>geomOr</code> -Befehl besitzt eine Spezialform, <code>geomCat</code> .
<code>geomNot</code>	erzeugt einen Layer, der überall dort gefüllt ist, wo der Eingangslayer leer ist, und umgekehrt.
<code>geomXor</code>	(Bild 5.1 d) erzeugt einen Layer, der genau da gefüllt ist, wo genau einer der Eingangslayer ein Objekt enthält,
<code>geomCat</code>	erzeugt analog <code>geomOr</code> einen Layer, der alle Objekte aus den Eingangslayern enthält, vereinigt sich überlappende und schneidende Polygonen aber nicht. Konsequenter wäre die Einführung eines <code>raw</code> -Operators (Kapitel 5.4.1) gewesen.
<code>geomAndNot</code>	(Bild 5.1 c) entfernt alle Objekte aus dem zweiten Layer vom ersten Layer, und liefert das Ergebnis dieser Operation zurück.

Diva verwendet interne Layer für seine Arbeit, um nicht mit dem Layouteditor zu kollidieren. Layernamen aus dem Layout lassen sich durch das Markieren derselben mit Anführungsstrichen verwenden. Die Layer aus dem Layout sind nicht optimiert, sondern bestehen meist aus getrennten Polygonen, die sich berühren, oder sogar überschneiden. Der im Handbuch empfohlene Weg, die Layer aus dem Layout gleichzeitig zu optimieren und für das Extraktionsprogramm zu kopieren, ist folgender:

```
HRES = (geomOr "HRES" )
GATE = (geomOr "GATE" )
METAL= (geomOr "METAL" )
```




Abbildung 5.1: Logische Operationen

Berührungsmodi von Layern

Die folgenden Funktionen sehen sich schneidende Kantenstücke nicht als Berührung an.

- (`geomButting Layer1 Layer2`) findet alle Objekte in Layer 2, von denen mindestens eine Kante Objekte aus Layer 1 von außen berührt.
- (`geomButtOnly Layer1 Layer2`) sucht Objekte, die sich berühren, aber nicht schneiden.
- (`geomCoincident Layer1 Layer2`) findet alle Objekte in Layer 1, die solche in Layer 2 von innen berühren.
- (`geomCoinOnly Layer1 Layer2`) liefert alle Objekte aus Layer 1 zurück, die Objekte aus Layer 2 von innen berühren, aber nicht überlappen.
- (`geomButtOrCoin Layer1 Layer2`) Sucht Objekte, die Objekte aus Layer 2 aus einer beliebigen Richtung berühren.

Sich überlappende Layer

- (`geomOverlap Layer1 Layer2`) sucht Objekte aus Layer 1, die solche in Layer 2 schneiden.
- (`geomEnclose Layer1 Layer2`) sucht Objekte in Layer 1, die solche in Layer 2 ganz umschließen. Objekte dürfen den Rand des sie umschließenden Objekts berühren.




Abbildung 5.2: Berührungsmodi

- (`geomOutside Layer1 Layer2`) Die Bedingung von `geomOutside` sucht alle Objekte in Layer 1, die keine Objekte in Layer 2 überlappen.
- (`geomAvoiding Layer1 Layer2`) sucht Objekte in Layer 1, die nichts in Layer 2 berühren oder überlappen
- (`geomStraddle Layer1 Layer2`) sucht Objekte in Layer 1, die Objekte im zweiten Layer überkreuzen, das heißt von mindestens zwei Seiten aus schneiden.
- (`geomEnclose Layer1 Layer2`) sucht Objekte aus Layer 1, die solche in Layer 2 vollständig in sich einschließen. Um zu verhindern, dass Objekte, die den Rand des einschließenden Objektes berühren, als eingeschlossen gezählt werden, kann man die nachfolgende Sonderform dieses Befehls verwenden:

(geomEnclose Layer1 Layer2 exclusive)

Der `exclusive`-Operator ist bei allen geometrischen Operationen möglich, bei denen er sinnvoll definierbar ist. Er bestimmt, dass nur Objekte erkannt werden sollen, die keine anderen Bedingungen aus der jeweiligen Klasse der Bedingungen (hier Bild 5.2) erfüllt.

Die weiteren Operatoren für geometrische Gesetzmäßigkeiten sind folgende:

<code>contiguous</code>	gibt bei Längenmessungen an, dass nicht nur eine einzelne Kante, sondern immer der gesamte Kantenzug vermessen werden soll. Bei Polygonen mit Löchern wird der Umfang der Hohlräume mitgezählt.
<code>fig</code>	bestimmt, dass Funktionen, die einzelne Kanten als Ergebnis haben, das ganze Objekt, zu dem die erkannte Kante gehört, zurückliefern sollen, statt dieser allein.
<code>diffNet</code>	bestimmt, dass nur Elemente, bei denen beide Partner nicht elektrisch leitend verbunden sind, gesucht werden.
<code>sameNet</code>	sucht nur Elemente, die elektrisch leitend verbunden sind.
<code>raw</code>	besagt, dass Objekte, die sich berühren, oder überschneiden, nicht automatisch zu Polygonen zusammengefasst werden sollen.
<code>keep</code>	sagt, dass nur Objekte gesucht werden sollen, die die gewünschte Bedingung n -mal erfüllen: $3 \leq \text{keep} < 5$ sucht Objekte, die die mindestens 3-mal erfüllen, aber weniger als 4-mal. $\text{keep} = 5$ solche, die dies genau 5-mal tun.
<code>ignore</code>	Das Gegenteil von <code>keep</code> : Ignore ignoriert Objekte, die die gewünschten Bedingungen n -mal erfüllen.

geomSize

Eines der wichtigsten (wenn auch langsamsten) Features von Diva ist die Möglichkeit Objekte zu Expandieren (Englisch: (to) `resize`). Hierbei werden alle Kanten eines Objekts um den selben Betrag verschoben. Der `geomSize`-Befehl hat zwei Argumente: Den zu behandelnden Layer und den Betrag, um den der Layer expandiert werden soll. Ein negativer Betrag führt zu einer Kontraktion des Layers. Sich nach einer Expansion berührende oder überlappende Objekte werden vereint. Bei der Expansion werden Lücken bis zum doppelten Betrag der Weite, um die expandiert wird, gefüllt.

Ein Beispiel für das Expandieren ist auf Seite 47 zu finden.

geomStretch

`geomStretch` expandiert wie `geomSize` einen Layer. Sich berührende oder schneidende Objekte werden von diesem Befehl jedoch nicht vereint.

geomGetLength

Die Längenmessfunktion sucht Kanten, deren Längen sich in einem bestimmtem Bereich bewegen. Die Notation ist ähnlich wie bei den keep- und ignore-Befehlen:

```
(geomGetLength Layer a<[=]length<[=]b [contiguous] [fig])
```

Weitere Befehle

(geomBkgnd)	erzeugt einen Layer, der aus einer geschlossenen Fläche besteht, die mindestens so groß ist, wie das Layout (plus einen kleinen Sicherheitsabstand).
(geomEmpty)	erzeugt einen leeren Layer.
(geomGetPurpose "Layer" "Purpose")	Die in Kapitel 5.4.1 beschriebenen Methode, Layer über den geomOr-Befehl nach Diva zu übernehmen, übernimmt ausschließlich Objekte mit dem Verwendungszweck „Drawing“. Objekte mit anderen Verwendungszwecken übernimmt der Befehl geomGetPurpose.
(geomGetRectangle Layer)	sucht Rechtecke,
(geomGetPolygon Layer)	sucht alle Objekte, die keine Rechtecke sind.
(geomGetNon90 Layer)	findet alle Objekte, die Kanten haben, die nicht in X- oder Y-Richtung verlaufen.
(geomGetNon45 Layer)	sucht alle Objekte, die Kanten, die nicht achsenparallel oder im 45°-Winkel zu den Achsen sind, besitzen.
(geomGetHoled Layer)	findet Objekte mit Löchern
(geomGetNoHoles Layer)	ist die dazu komplementäre Funktion. Sie sucht Objekte ohne Hohlräume.

5.4.2 Design Rule checks

Diva stellt einige Befehle zur Verfügung, die nur für Entwurfsregelüberprüfungen verwendet werden können [6]. Eine Verwendung dieser Befehle in Konfigurationsdateien für andere Aufgaben führt zu einer Fehlermeldung. Drei von diesen Befehlen wurden im Zuge dieser Arbeit verwendet:

saveDerived

Um die detektierten Regelverstöße anzeigen zu können, stellt Diva den saveDerived-Befehl zur Verfügung, der einen Layer mit einer Fehlermeldung versieht und an den Layouteditor weitergibt.

```
(saveDerived (geomAnd METAL HRES) "METAL overlaps HRES")
```

markiert zum Beispiel alle Stellen, an denen Metall über Löcher (HRES) gelegt wurde, als Fehler.

Der `saveDerived`-Befehl kann auch bei der Bauteilextraktion verwendet werden, um dabei erkannte Fehler zu markieren.

drc

Der `drc`-Befehl ist ein sehr mächtiger Befehl, der komplexe Messungen vornehmen kann. Falls der `drc`-Befehl als letztes Argument einen Fehlermeldungstext erhält, wird das Ergebnis direkt als Fehler markiert.

Aufgrund der Komplexität dieses Befehls sei hier auf die Online- Dokumentation verwiesen [4].

Die folgenden Beispiele für den `drc`- Befehl markieren direkt Entwurfsregelverstöße:

```
(drc VIA (width < gunViaMinWidth) "Via too small/narrow")
(drc VIA METAL (enc < gunViaMetalMinOverlap)
  "Via/ Metal-Overlap too low.")
```

Hilfslayer, die die Umrisse der beanstandeten Regionen erhalten, werden folgendermaßen generiert:

```
templayer=(drc METAL (sep <gunMetalSep))
```

dubiousData

Findet Polygonen, deren Definition formale Fehler enthält. Diese können zum Beispiel beim Einlesen von Layouts entstehen, die von externen Programmen generiert wurden.

Ein Beispiel für solche Objekte sind Polygone der Breite 0. Des Weiteren sucht dieser Befehl Polygone, die Hohlräume enthalten, die die äußeren Grenzen des Polygons schneiden. [26, 6]

5.4.3 divaDRC.rul

Alle Design Rule Checks werden in der Datei `divaDRC.rul` definiert.

Die ganze Datei wird pro Extraktionsvorgang einmal eingelesen und interpretiert. Alle Befehle, die sich auf Layer beziehen, werden in eine Liste eingetragen. Operationen, deren Ergebnis nicht verwendet wird, werden aus dieser Liste entfernt, was im CIW mitprotokolliert wird. Die Generierung temporärer Layer verursacht keinen merklich erhöhten Speicherverbrauch von Cadence, wenn auf diese Layer nur einmal, direkt nach deren Generierung, zugegriffen wird. Werden diese aber am Dateiende ein zweites Mal benötigt, steigt der Speicherverbrauch massiv. Diva entfernt also Layer aus dem Speicher, sobald diese nicht mehr benötigt werden.

Dieses Verfahren optimiert den Zeit- und Ressourcenaufwand. Der Nachteil ist, dass man keinen SKILL-Code (z.B. Aktualisierung eines Fortschrittsanzeigers) zwischen der wirklichen Ausführung von zwei Layeroperationen ausführen lassen kann.

Während DRC- oder Extraktionsoperationen sind weder das CIW noch der Virtuoso-Editor verwendbar. Einen DRC abzubrechen ist allerdings jederzeit über die Tastenkombination `STRG+C` möglich.

Die Definition der DRCs [23] beginnt mit folgenden Zeilen:

```
(drcExtractRules
  (ivIf
    (switch "drc?") then
```

Die erste Zeile beginnt die DRC- oder Extraktionsregeln.

Der `ivIf`-Befehl ähnelt dem `if`-Befehl, und wird verwendet, um zu testen, welche Schalter man im Extraktionsfenster (Bild 3.8) gesetzt hat.

Schalter, nach denen man testet, sind automatisch dort anwählbar; der „drc?“-Schalter ist bei Design Rule Checks automatisch gesetzt, und wird nur aus historischen Gründen abgefragt. Ursprünglich wurden Design Rule Checks und Extraktion, wie schon erwähnt, von derselben Datei aus gesteuert [3].

Auslesen der Parameter aus dem Techfile

Um den Rest der Datei übersichtlicher zu machen, wird das Auslesen der Parameter aus dem Techfile am Anfang der Datei `divaDRC.rul` erledigt. Die Ergebnisse der Anfragen werden in Variablen mit dem Präfix `gun` abgelegt.

Auf eine aufwändige Überprüfung, ob im Techfile wirklich alle benötigten Parameter definiert sind, wurde verzichtet: Anfragen auf nichtexistente Parameter liefern automatisch den Wert `nil` zurück. Dieser Wert führt, da keine Zahl, bei jedem Versuch, ihn zu verwenden, automatisch zu einer Fehlermeldung.

Das Techfile wird programmintern über eine Nummer repräsentiert. Um auf ein Techfile zugreifen zu können, ist es nötig, dessen Nummer zu ermitteln. Die dafür nötigen Befehle sind in [25] dokumentiert. Der Zugriff auf diese Nummer geschieht folgendermaßen:

```
(setq guntechfile techGetTechFile(ddGetObj("ptest")))
```

In diesem Fall wird das Techfile gesucht, das für die Bibliothek `ptest` zuständig ist. Falls der Name der Bibliothek geändert wird, ist es nötig, diesen in die Konfigurationsdateien für DRC und Extraktion einzutragen.

Benannte Parameter (Tabelle 5.1) werden folgendermaßen ausgelesen:

```
(setq gunMetalInsideFetSep (techGetParam guntechfile "gunMetalSep"))
```

Ein anderer Befehl liest Entwurfsregeln (Tabelle 5.2) aus dem Techfile aus:

```
(setq gunMetalSep (techGetSpacingRule guntechfile "minSpacing" "METAL"))
```

Vorbehandlung der Eingangslayer

Diva arbeitet ausschließlich mit Hilfslayern. Die nötigen Kopien von Layern aus dem Layout, die von Diva verwendet werden kann, erzeugt folgendes Codefragment:

```

(bkgnd = (geomBkgnd ))
(bkgnd = (geomOr bkgnd))
(METAL = (geomOr "METAL" ))
(GATE = (geomOr "GATE" ))
(VIA = (geomOr "VIA" ))
(HRES = (geomOr "HRES" ))
(SEMI = (geomNot "HRES" ))
(CAPDEF = (geomOr "CAPDEF" ))
(FET = (geomOr "FET" ))

```

Von außen importierte Layouts enthalten oft, wahrscheinlich durch Rundungsfehler bei den Eckpunkten der Polygone bedingt, kleine Lücken, die empfindlich stören können. Ihre Größe und Position ist rechnerabhängig. Nach einigen Versuchen wurde ein Schalter „killstreamgaps“ eingeführt, der diese schließt. Er ist im DRC-Fenster (Bild 3.9) anwählbar.




Abbildung 5.3: Leiterbahn mit stream-typischen Konvertierungsfehlern

Die Layer PAD, VIA und FET enthalten keine aus mehreren Polygonen zusammengesetzten Objekte. Konvertierungsfehler erzeugen hier keine Lücken, die vor dem DRC zu schließen sind. Die Lücken schließt folgende Routine:

```

(ivIf
  (switch "killstreamgaps") then
    (METAL = (geomSize (geomSize METAL .1) -.1))
    (GATE = (geomSize (geomSize GATE .1) -.1))
    (CAPDEF = (geomSize (geomSize CAPDEF .1) -.1))
    (HRES = (geomSize (geomSize HRES .1) -.1))
)

```

Solange das zweite Argument der `geomSize`-Befehle kleiner als das kleinste im Layout vorkommende Detail ist, entstehen hierdurch außer einem kleinem Zeitverlust keine Nachteile.

Neben der Verwendung dieses Schalters ist es empfohlen, beim Dateiimport den ‚Snap X/Y to grid‘-Schalter im Optionenmenu des Stream-to-Cadence-Konverters zu aktivieren, der sicher stellt, dass alle Eckpunkte im Layout auf Punkten des im Techfile definierten Gitters liegen.

Der Mechanismus des obigen Schalters ist nicht dokumentiert, vermeidet aber in allen getätigten Tests, dass Bauteilparameter durch Rundungsfehler verfälscht werden.

Interessant ist, dass in seltenen Fällen eng beieinanderliegende streng in x -oder y -Richtung verlaufende Kanten bei nichtverwendung obigen Schalters Schalter leicht nach links gekippt werden. Die Eckpunkte von achsen-

parallelen Kanten haben zwei identische x -bzw. y - Koordinaten und sollten daher eigentlich mit identischen Rundungsfehlern behaftet sein.

Automatische FET-Detektion




Abbildung 5.4: FET-Typen

Die FET-Detektion ist aufgrund des Aufbaus der Transistoren (Bild 5.4) aufwändiger als in der CMOS-Technik. Dennoch war es möglich, einen Algorithmus zu entwickeln, der im Layout eingezeichnete Feldeffekttransistoren zuverlässig detektiert.

Die Einschränkungen der implementierten Autodetektion sind folgende:

- Bei FETs, die ein gemeinsames Gate teilen (Abbildung 5.5), muss die Leitung, die beide Transistoren trennt (im Bild mit ‚d‘ bezeichnet), mindestens die frei einstellbare Breite `gunSDMaxWidth` haben.




Abbildung 5.5: FETs mit gemeinsamem Gate

- Die Stellen, an denen der Kanal aus Einkanaltransistoren austritt, müssen zu Punkten, an denen sich GATE- und METAL-Layer überschneiden, einen gewissen Mindestabstand einhalten. Dieser Minimalabstand ist entweder kleiner oder gleich der doppelten Kanallänge (siehe unten) oder der maximalen zu detektierenden Kanallänge, je nachdem, welcher von beiden Werten kleiner ist.
- Leitungen innerhalb von Transistoren dürfen diese Breite (`gunSDMaxWidth`) nicht übersteigen, da diese sonst auch getrennt werden. Das LVS wird von dieser Trennung nicht beeinflusst, da es parallelgeschaltete Transistoren von gleicher Größe automatisch vereint.
- Kreuzungen zwischen GATE- und mehreren METAL-Leitungen bilden parasitäre Transistoren. Falls die Abstände der METAL-Leitungen voneinander kleiner als die größte erlaubte Kanallänge ist, und die GATE-Leitung sehr breit sind, ist der Transistor stark genug, um ihn als gültig zu erachten.

- Der Einsatz sehr kleiner Transistoren mit nur einem Kanal ist unwahrscheinlich. Sollte dies trotzdem gewünscht sein, ist es erforderlich, den Kanal im FET-Layer zu markieren.

Praktisch sollten diese Einschränkungen jedoch ohne Belang sein:

Der Einsatz der ersten Konstruktion ist unwahrscheinlich, da nur für die seltenen Transistoren mit nur einem Kanal geeignet, und nur im Full-Custom-Design denkbar.

Einkanal-FETs liefern nur geringe Ströme. Um dies zu kompensieren werden deren Kanallängen möglichst gering gehalten. Es ist relativ unwahrscheinlich, dass die Abstände zu anderen Objekten in dieser Größenordnung sein werden.

Die Leitungen innerhalb von Transistoren mit mehreren Kanälen sind in der Regel viel dünner als Leitungen, die für die Verdrahtung verwendet werden. Dies verringert die durch das Halbleitermaterial fließenden Leckströme und den Platzbedarf. Dank der Parallelschaltung vieler Source- und Drain-Leitungen ist die Gesamtmetallfläche trotzdem beträchtlich und der Leitungswiderstand gering.

Transistoren mit schlangenförmigen Gates (Bild 5.4 d) haben wegen Kanteneffekten eine Reihe von Nachteilen gegenüber den ‚normalen‘ gefalteten Transistoren. Sie werden in der vorliegenden Technologie nicht eingesetzt. Da nichts gegen deren Funktionsfähigkeit spricht, wurde vorgesehen, auch diese Art von Transistoren zu detektieren. Um möglichst viele Fehlertypen abzudecken, werden sie jedoch vom DRC als Fehler markiert. Dadurch, dass die Kanalenden an den Seiten aus dem Transistor austreten, ist die Detektion dieses Transistortyps schwieriger und hat folgende zusätzliche Einschränkungen:

- Transistoren mit schlangenförmigen Kanälen haben nur einen Kanal aber eine höhere Wahrscheinlichkeit für eine große Kanalweite. Die Abstände zu unter Gatematerial gelegenen Metallobjekten könnten also ein größeres Problem für die Autodetektion werden.
- Falls der Abstand zwischen dem Ende der Finger und der gegenüberliegenden Sammelleitung ungleich der Kanalweite ist, wird der Kanal unter Umständen nur teilweise erkannt.

Eine Technologie mit Schwankungen der Kanallänge innerhalb eines Transistors ist dem Autor allerdings nicht bekannt.

Transistoren entstehen in der vorliegenden Technologie an Stellen, an denen der Freiraum zwischen zwei Metallbahnen von Gate-Material überbrückt wird. Metall und Gatematerial müssen sich überlappen, um eine zuverlässige Funktion des Transistors zu gewährleisten.

Um auch in Fällen, in denen die obigen Bedingungen nicht gegeben sind, eine fehlerfreie Funktion des Programmes zu gewährleisten, wurde alternativ eine manuelle Markierung von Transistoren implementiert.

Beide Mechanismen können innerhalb eines Layouts koexistieren. So ist es möglich, einen sehr kleinen Transistor als nicht parasitär zu markieren. Eine manuelle Markierung deaktiviert die Autodetektion für den jeweiligen Transistor.

Das Problem der FET-Detektion lässt sich in zwei Teilaufgaben zerlegen: Detektieren der aktiven Regionen, und das Zusammenfassen dieser zu ganzen Transistoren.

Aktive Regionen können sich nur unter einer GATE-Fläche befinden. Die erste Herangehensweise war, dort im METAL-Layer alle Lücken bis zur maximalen Kanallänge zu suchen, und diese als Kanal zu bezeichnen. Dies lässt sich folgendermaßen realisieren (Bild 5.6):

Zuerst werden alle METAL-Objekte, die unter GATE-Flächen gelegen sind (Bild 5.6 b), um die halbe maximale zu detektierende Kanallänge expandiert (Bild 5.6 c; Halbe Kanallänge, da das Metall zu beiden Seiten des Kanals expandiert wird). Alle Lücken, die klein genug sind, um einen Kanal bilden zu können, werden durch diesen Schritt gefüllt. Ein nachfolgendes Kontrahieren (Bild 5.6 d) führt die Transistoren auf ihre ursprünglichen Umrisse zurück. Die nun gefüllten Kanäle bleiben übrig, wenn vom Hilfslayer, der aus den Expansionen resultiert, die ursprünglichen METAL-Flächen abgezogen werden (Bild 5.6 e):

```
(metalundergate= (geomAnd METAL GATE))

(active= (
  geomAndNot (
    geomSize (
      geomSize metalundergate 0.5*gunChannelMaxLength)
      -.5*gunChannelMaxLength )
    metalundergate)
  )
```




Abbildung 5.6: Ein-Schritt-Kanaldetektion: a) Grundzustand, b) METAL unter GATE, c) Expandieren, d) Kontrahieren, e) Die Kanäle

Die Lücken zwischen den einzelnen Fingern des Source- oder Drainanschlusses eines Transistors sind oft klein genug, um als Kanäle detektiert werden zu können. Wenn diese Gebiete teilweise von GATE-Material überlappt werden, werden diese unter Umständen ebenso als Kanäle detektiert. Bei dem Transistortyp aus (Bild 5.4 b) mit Kurzen Kanälen ist dies der Fall. In Bild 5.7 wird dies genauer dargestellt.




Abbildung 5.7: FET in Großansicht

Die ersten Versuche, diese Anhängsel an kurze Kanäle herauszufiltern, waren zum Scheitern verurteilt:

Das gefundene deformierte aktive Gebiet ist an einem Stück. Herausfiltern von einzelnen Objekten mit den Überlappungs- und Berührungstestbefehlen scheidet also von vornherein aus.

„Echte“ Kanäle können nur zwischen METAL-Objekten mit Netzknottennummern (Kapitel 3.4) existieren. Diva erlaubt die Überprüfung, ob zwei Objekte dieselbe Netzknottennummer teilen. Diese Funktion lässt sich aber nicht mit der zur Kanalsuche benötigten Lückendetektion kombinieren.

Alle Metallfinger enden auf derselben Höhe. Es ist naheliegend, diese Enden suchen zu lassen, einen Streifen hindurchzulegen, und alles Kanalteile außerhalb dieses Streifens wegzuschneiden. Befehle, die die Enden der aktiven Gebiete finden, existieren. Sie liefern allerdings nur die Kanten, keine geschlossenen Polygone zurück, und diese lassen sich nicht für die gestellte Aufgabe verwenden.

Da alle weniger CPU-intensiven Methoden verworfen wurden, wird auf ein schrittweises Expandieren ausgewichen:

Zuerst werden alle Kanäle gesucht, die klein genug sind, dass die Gebiete zwischen den einzelnen Fingern eines Anschlusses sicher nicht mitdetektiert werden.

Ein weiterer nach obiger Methode erzeugter Hilfslayer enthält alle Kanäle bis zur doppelten Länge.

Im zweiten Hilfslayer sind unter Umständen an die schon im ersten Schritt detektierten Kanäle die Zwischenräume zwischen den einzelnen Source/Drainfingern angehängt. Kanäle, die keine im vorhergehenden Schritt detektierten aktiven Gebiete überlappen, werden aber sicher korrekt detektiert, da die Abstände der einzelnen Finger eines Anschlusses zueinander größer als die doppelte Kanallänge ist.

Das Verfahren funktioniert für kleine Layouts mit wenigen Transistoren. Der Zeitverbrauch wird vom Autor jedoch als nicht vertretbar angesehen. Größere Layouts mit mehreren hundert Transistoren führen zu einer „Segment Violation“ mit Programmabbruch. Dokumentiert ist dieses Verhalten von Cadence nicht, Versuche lassen aber vermuten, dass dieser Fehler auf eine zu hohe Zahl von verwalteten Eckpunkten von Layern zurückzuführen ist.

Außerdem können Transistoren nach der Expansion mit ihren nächsten Nachbarn verschmelzen: Die Lückendetektion, die die aktiven Gebiete innerhalb von Transistoren detektieren soll, detektiert auch schmale Lücken zwischen Transistoren. (Bild 5.8).

Jeden Transistor individuell zu expandieren vermeidet dieses Problem, ist aber mangels geeigneten Befehlen nicht möglich. Der Versuch, nach jedem Vergrößern der Metallflächen alle Bereiche außerhalb der Gates abzuschneiden, verhindert das Ineinanderfließen der Transistoren, das Kontraktieren führt aber nicht mehr auf die ursprünglichen Umrisse des Transistors zurück.

Das in der endgültigen Implementierung verwendete Verfahren ist folgendes:

Anstatt jedesmal die gesamten Metallbereiche zu expandieren, die unter GATE-Objekten gelegen sind, ist es einfacher, die schon expandierten Layer vom letzten Schritt wiederzuverwenden (Bild 5.9). Da in jedem Schritt ein großer Teil der Hohlräume, die dieser Hilfslayer enthält, gefüllt werden, nimmt jeder Schritt nun weniger Ressourcen in Beschlag, wie der letzte. Die fehlerhaft als Kanäle detektierten Gebiete (Bild 5.8) überlappen diese nicht mehr, sondern berühren sie von außen. Der Testbefehl für Berührungen war in im Rahmen dieser Arbeit gemachten Versuchen geringfügig schneller als der Befehl für Überlappungen. Schutzverletzungen wurden mit dieser Methode nicht mehr beobachtet.

Die Implementierung im Detail:

```
(metalundergate= (geomAndNot METAL (geomNot GATE)))
(active1=(geomAndNot metalundergate FET))
```




Abbildung 5.8: Versmelzen von Transistoren bei der Kanaldetektion: a) Grundzustand, b) METAL unter GATE, c) Expandieren, d) Kontraktieren, e) detektierte Kanäle, f) detektierte Kanäle unter GATE




Abbildung 5.9: Kanaldetektion, weiterer Schritt: a) Hilfslayer aus Bild 5.6, b) Expandieren, c) Kontraktieren, d) Anhängsel, die die Kanäle berühren, e) detektierte Kanäle

Der Layer `active1` enthält nun alle nicht vom Benutzer als FET markierten Metallteile, die unter GATE-Objekten liegen.

In einer Schleife werden alle Bereiche bis zur Größe $2k \cdot \text{gunDetectMags}$ sukzessive aufgefüllt ($k = \frac{1}{2} \cdot \text{gunDetectMags} - 1$). Zusätzlicher SKILL-Code ermittelt `gunDetectMags` automatisch aus der minimalen erlaubten und der maximalen zu detektierenden Kanalweite.

```
(for i 1 gunDetectMags
```

```
(k=1.0/(2**(1+gunDetectMags-i)))
(active2= ( geomSize
  (geomSize active1 k*gunDetectMaxWidth)
  -k*gunDetectMaxWidth ))
```

active2 enthält jetzt das Metall mit gefüllten neu erkannten Kanälen. Diese sind also

```
(active1=(geomAndNot active2 active1))
```

Es lohnt sich nicht zu testen, ob dies der erste Durchgang ist, und somit alle Elemente in active1 automatisch gültig sind: der folgende Test auf Gültigkeit der Kanäle verbraucht, wenn der Layer active noch leer ist, fast keinerlei Zeit.

```
(active=(geomOr active
  (geomAndNot active1
  (geomButting active1 active)))
)
```

Vor dem nächsten Schritt muss der Startlayer neu initialisiert werden:

```
(active1=active2)
)
```

Diese Zuweisung benötigt nur wenig Zeit, da nur die Speicheradresse, auf die active1 zeigt, verändert wird.

Kanäle, die durch das Verschmelzen von Transistoren bei der Kanaldetektion entstehen (Bild 5.8), berühren nur ein einzelnes METAL-Objekt. Sie werden mit folgenden Zeilen entfernt:

```
(active=(geomAnd active GATE))
(active=(geomButting active METAL keep>1))
```

Nun benötigt das DRC-Programm nur noch die Umrisse des gesamten Transistors:

```
(fet = (geomSize
  (geomSize active .5*gunSDMaxWidth)
  -.5*gunSDMaxWidth))
```

Kanäle, die kürzer sind als minimal erlaubt, werden immer als Fehler erkannt und markiert. Ihre Form kann allerdings fehlerhaft detektiert werden, wenn die Lücken zwischen den einzelnen Fingern des Source- bzw. Drainanschlusses kleiner als die minimale erlaubte Kanalweite ist.

Verdrahtungsleitungen sind immer breiter als gunSDMaxWidth. Leitungskreuzungen, die Transistoren ergeben (siehe Bild 5.10), werden daher als Transistoren mit nur einem Kanal detektiert.

Transistoren mit einem einzelnen Kanal enthalten keine METAL-Objekte innerhalb ihres Definitionsgebietes. Sie werden mit folgenden Zeilen detektiert:

```
(singlechannelfet=(geomAndNot fet
  (geomOverlap fet METAL)))
```




Abbildung 5.10: Parasitäre FETs

Sie sind funktionsfähige Bauteile, würden aber, wenn als solche detektiert, einen Vergleich zwischen Layout und Schaltplan unmöglich machen. Unter allen Kriterien, die Cadence anbietet, um parasitäre von gewollten Transistoren zu unterscheiden, hat sich der Umfang des Transistors am besten bewährt. Ein getrennter Test auf Kanallänge und -weite ist nicht möglich. Da die Kanallänge über die minimale Leitungsbreite definiert ist, ist es allerdings möglich, alle Transistoren mit einer hinreichend kleinen Kanallänge als gewollt zu detektieren. Diese Minimallänge (`gunParfetMinLength`) entspricht entweder der minimalen Breite einer GATE-Leitung oder dem minimalen Abstand von Metallleitungen zueinander, je nachdem, welcher Wert kleiner ist.

```
(parfet=(geomGetLength singlechannelfet
length<=gunMaxCrossingPerimeter contiguous fig))
(parfet=(geomAndNot parfet (geomGetLength parfet
length<=gunParfetMinWidth fig)))
(fet=(geomAndNot fet parfet))
```

Der `parfet`-Hilfslayer enthält die FETs, die bei der Extraktion als parasitäre Bauteile (Seite 26) erkannt werden.

Falls doch einmal ein sehr kleiner Transistor absichtlich eingezeichnet wird, ist es immer noch möglich, dessen Umriss von Hand im Layer `FET` zu definieren:

```
(FET = (geomOr FET fet))
)
```

Vor diesem Schritt werden alle automatisch detektierten Transistoren, die von Hand markierte Transistoren überlappen, aus den Layern `,fet'` und `,parfet'` gelöscht. Dies ermöglicht dem Benutzer eine vollständige Kontrolle über die Umrisse von Hand markierter FETs.

Die Implementierung der eigentlichen DRCs

Die eigentlichen DRCs machen nur einen verschwindend geringen Teil der Definitionen des Programms aus. Dies liegt daran, dass obiger Code diese Aufgabe in eine standardisierte Form bringt. Die Fehlermeldungen, die die Entwurfsregeltests liefern können, sind in englischer Sprache geschrieben und mit Fehlercodes versehen. Diese Fehlercodes bestehen aus zwei Zeichen.

Im Quellcode der vorliegenden Implementierung sind die einzelnen Tests nach Layern, nicht nach Typ geordnet.

5.4.4 Extraktion

Die Layoutextraktion ähnelt in großen Teilen dem DRC, so dass beide Programme die selben Routinen zur Generierung der benötigten Hilfslayer teilen.

Der Beginn der Datei `divaEXT.rul` entspricht deshalb auch dem von `divaDRC.rul` aus dem letzten Kapitel [23].

Vorbereitung der Extraktion

```
(drcExtractRules
  (ivIf
    (switch "extract?") then
```

Hauptunterschied (und -Einschränkung) ist jedoch bei dieser Aufgabe das komplette Fehlen des `drc`-Befehls, der mächtige Messfunktionen zur Verfügung stellt.

Die Autodetektionsfunktionen wurden von `divaDRC.rul` (Kapitel 5.4.3) übernommen.

Leitungen

Der erste Schritt der Leitungsextraktion ist das Definieren der Querverbindungen zwischen den einzelnen Layern [21]. Im Gegensatz zur DRC erlaubt Cadence bei der Extraktion, beliebig viele Vias gleichzeitig zu definieren (DRC: Nur ein Viatyp):

```
(geomConnect
  (via VIA METAL GATE)
  (via PAD METAL GATE)
)
```

Die Definition von Vias markiert die verbundenen Layer, GATE und METAL automatisch als leitfähig.

Alle Objekte, die nicht vermessen werden müssen, extrahiert folgender Befehl gleichzeitig:

```
(saveInterconnect
  (VIA "VIA")
  (PAD "PAD")
  (METAL "METAL")
  (GATE "GATE")
  (LETTER "LETTER")
)
```

Leitungen werden mit dem Verwendungszweck `net` abgespeichert, alle anderen Objekte als `drawing`.

Bauteile

Im ersten Schritt der Bauteilextraktion wird allen Objekten eines Layers gleichzeitig ein Bauteilmodell zugewiesen. Bauteile werden mit dem Befehl `extractdevice` definiert:

```
(extractDevice FET
  ;layer name of terminal
  (GATE "G")
  (METAL "S" "D")
  "ofet auLvs ptest" physical
)
```

Die Zeilen obigen Beispiels setzen folgende Verknüpfungen:

- Den Erkennungslayer des Bauteils (FET)
- Die Layer, in denen sich die Anschlüsse befinden, und deren Namen. Die Namen müssen mit denen im Bauteilmodell identisch sein.
- Den Namen (ofet), die Ansicht (auLvs), und die Bibliothek (ptest) des Bauteilmodells.
- Das Kennwort ,physical', das festlegt, dass alle elektrisch miteinander verbundenen Anschlüsse in einem Layer als nur ein Anschluss erkannt werden sollen [12]. Dieser Parameter ermöglicht das Erkennen mehrerer Source- und Drainfinger als jeweils nur einen Anschluss des Bauteils.

Die Eigenschaften aller Bauteile eines Types können mit einem umfangreichen Satz von Funktionen, die in [20] ausführlich dokumentiert sind, gemessen werden. Verwendet werden folgende dieser Befehle:

```
(carea = (measureParameter area ( FET over active) ))
(ltmpa = (measureParameter length ( FET butting METAL) ))
(nr    = (measureParameter figCount (FET enclosing active)))
```

Ebenfalls im selben Dokument beschrieben sind große Mengen von arithmetischen Funktionen. In der vorliegenden Arbeit wurden davon nur Addition, Division und Multiplikation verwendet. Alle diese Funktionen werden in der von SKILL und C gewohnten Weise verwendet:

```
(l      = (calculateParameter (ltmpa)/2*nr))
(w      = (calculateParameter carea/l))

(cap=(calculateParameter
  Carea*(gunMetalOverGateCap)+
  Cdiameter*(gunMetalEdgeCap+gunGateEdgeCap)))
```

Nach deren Berechnung werden die Parameter in die CDF- Beschreibung [18] des Bauelements eingetragen:

```
(saveParameter w "W")
(saveParameter l "L")
(saveParameter nr "Nr")
```

Der Erste Parameter ist der Name der Variable aus dem `measureParameter-` oder `calculateParameter-` Befehl. Der zweite Parameter der Funktion entspricht dem Namen des CDF-Parameters. Andere Quellen für Parameter sind nicht erlaubt.

Das Bauteil wird mit dem `saveRecognition`-Befehl in den für Bauteile zuständigen Layer (`device`) eingetragen:

```
(saveRecognition FET "device")
```

Parasitäre Bauteile

Die Detektion parasitärer Bauteile unterscheidet sich von der beabsichtigter Elemente nur in wenigen Punkten:

Parasitäre Kondensatoren entstehen an allen Stellen im Layout, an denen sich METAL- und GATE-Layer überlappen, die sich außerhalb einer CAPDEF-Region befinden. Sie werden in ein eigenes Bauteilmodell, `pcap`, extrahiert, das eine Kopie des Modells für erwünschte Kondensatoren ist.

Für parasitäre Transistoren existieren zwei Detektionsroutinen. Die Autodetektion markiert Transistoren mit geringer Stromtragfähigkeit als parasitär (Kapitel 5.4.3). Bei ausgeschalteter Autodetektion gelten alle Transistoren unter der maximal erlaubten Kanallänge als parasitär, sofern diese nicht mit dem FET-Layer von Hand markiert sind. Das Modell für parasitäre Transistoren (`profet`) erlaubt nur einen Kanal pro Transistor. Parallelgeschaltete Kanäle werden nicht zusammengefasst.

Diva bietet keine Messfunktionen an, die alle denkbaren Formen von aktiven Gebieten abdecken. Die verwendeten Messfunktionen ermitteln die Länge, auf der die aktive Region Metall berührt und die Fläche der aktiven Region. Dies funktioniert bei rechteckigen und schlangenförmigen Kanälen fehlerfrei.

5.4.5 LVS

Die LVS-Konfiguration trifft genau die Stärken von SKILL. Obwohl diese Aufgabe nicht weniger komplex ist als die vorherigen, lassen sich alle nötigen Funktionen in wenigen, leicht verständlichen und optimierbaren Zeilen zusammenfassen. Cadence führt alle Tests, die hier definiert sind, mit jeder in Frage kommenden Bauteilkombination genau einmal aus, da die Ausführungsgeschwindigkeit von SKILL gering ist. Die wirklich zeitaufwändigen Aufgaben werden vermutlich in C abgearbeitet.

Der Aufbau der LVS-Konfiguration [16] stellt sicher, dass alle Daten, die hierfür gebraucht werden, in einem technologieunabhängigen Format vorliegen.

Um das LVS-Programm möglichst einfach und flexibel zu halten, wurde auf jegliche automatische Optimierung des vom Entwickler geschriebenen SKILL-Codes verzichtet [16].

Alle LVS-Regeln befinden sich in der Datei `divaLVS.rul`, die sich —wie die weiter oben erläuterten Dateien— im Verzeichnis der Bibliothek `ptest` befinden müssen.

Vergleichsfunktionen

Die erste Art der zu schreibenden Funktionen vergleicht Bauteile in Schaltplan und Layout miteinander. Diese Funktionen können eine Fehlermeldung zurückliefern. Falls die Bauteile als identisch gelten können, ergeben

sie den Wert ‚nil‘.

Die Definition der Vergleichsfunktion für FETs beginnt mit folgenden Zeilen [9, 23]:

```
(procedure compareFET(layout sch)
  (prog (
```

`compareFET` ist der Name der Prozedur, der frei wählbar ist, und `layout` und `sch` sind die Namen, unter dem die beiden zu vergleichenden Bauteile im Folgenden bekannt sein sollen.

Die Befehle `procedure` und `prog` wurden aus dem Quellcode des EMACS- Texteditors übernommen.

Parameter, die nicht definiert sind, enthalten den Wert ‚nil‘. Ein Vergleich mit einer Zahl oder Zeichenkette führt zu einer Fehlermeldung, die das LVS beendet. Um dies zu vermeiden, empfiehlt es sich, zu überprüfen, ob die zu vergleichenden Parameter wirklich existieren:

```
(if (layout->L&&sch->L&&layout->W&&sch->W)==nil then
  (return FET not fully defined.")
)
```

`layout->W` ist der W-Parameter des Bauteils `layout`, `layout->L` der L-Parameter desselben.

Die Implementierung des Vergleichs selbst ist trivial:

```
(if layout->W!=sch->W then
  sprintf( gunError, Channel width mismatch: %gu (layout)
    versus %gu (schematic)" float( layout->W) float(layout->W))
  (return gunError)
) (if layout->L!=sch->L then
  sprintf( gunError, Channel length mismatch: %gu (layout)
    versus %gu (schematic)", float( layout->L), float(layout->L))
  (return gunError)
)
```

Die Fehlermeldung wird hier über die Variable `gunError` ausgegeben, da der `sprintf`-Befehl die Möglichkeit bietet, die Parameter des Bauteils auszugeben.

Prozeduren, die keinen `return`-Befehl ausführen, liefern automatisch `nil` zurück und deklarieren so beide Bauteile als identisch.

Vereinfachungsfunktionen

Wenn Schaltbild und Layout vor dem Vergleich auf eine einfachere Form gebracht werden, spart dies Rechenzeit und erhöht die Wahrscheinlichkeit, dass äquivalente Schaltungen als identisch erkannt werden. Die Transistoren, deren Source- und Drainstege breiter als `gunsdmaxwidth` (Tabelle 5.1) sind, wird von der automatischen Transistordetektion jeder Kanal als eigener Transistor aufgefasst. Eine Funktion, die parallelgeschaltete Transistoren zusammenfügt, ermöglicht dies zu ignorieren.

Transistoren werden von den implementierten LVS-Regeln nur vereint, wenn sie identische Kanallängen haben. Die zugehörige Vereinfachungsfunktion wird folgendermaßen definiert:

```
(procedure
  (mergeparallelFET fet1 fet2)
  (prog (fet)
```

Um den vereinten Transistor zurückliefern zu können, ist es nötig, eine temporäre Variable zu definieren. Sie muss als Liste mit dem Inhalt `(nil)` definiert werden [9, 16, 1]:

```
(fet = ncons(nil))
```

Der Rest der Funktion arbeitet ähnlich wie obige Vergleichsfunktion für Transistoren:

```
(if (fet1->L) && (fet2->L) && (fet1->W) && (fet2->W) then
  (if fet1->L==fet2->L then
    (fet->L=fet1->L)
    (fet->W=fet1->W+fet2->W)
    (if (fet1->Nr) && (fet2->Nr) then
      (fet->Nr=fet1->Nr+fet2->Nr)
    )
    (if (fet1->Cgm) && (fet2->Cgm) then
      (fet->Cgm=fet1->Cgm+fet2->Cgm)
    )
    (return fet)
  )
)
)
)
)
```

Die Funktion liefert den neuen Satz von Parametern. Wenn beide Bauteile nicht vereint werden konnten, ergibt die Funktion den Wert `nil`.

Der letzte Teil der LVS-Regeln besteht in der Definition, welche Aufgaben in welcher Reihenfolge abgearbeitet werden sollen:

```
(permuteDevice parallel "cap" mergeparallelCap)
```

Dieser Befehl vereint alle parallelgeschalteten Kondensatoren über die Funktion `mergeparallelCap`. Der Name `"cap"` wurde bei der Extraktion festgelegt.

Auch eine Vereinigung in Serie geschalteter Kondensatoren ist vorgesehen:

```
(permuteDevice series "cap" mergeseriesCap)
```

Pseudoparallele FETs (Bild 4.5, Seite 29) können ebenso vereint werden:

```
(permuteDevice MOS "ofet")
```

Da dieser Schritt in der Praxis in der Regel keinerlei Vorteile bietet (Vgl. Kapitel 4.3), wird er jedoch in der aktuellen Implementierung weggelassen.

Die Vertauschbarkeit der Anschlüsse von Kondensatoren gegeneinander wird folgendermaßen definiert [16]:

```
(permuteDevice permuteRule "cap" (p CMETAL CGATE))
```

Zu guter Letzt müssen die einzelnen Bauteile in Layout und Schaltplan noch verglichen werden. Dies erledigen folgende Zeilen:

```
(compareDeviceProperty "cap" compareCap)  
(compareDeviceProperty "ofet" compareFET)
```

Der Algorithmus, nach dem Diva vorgeht, um Layout und Schaltplan zu vergleichen, ist nicht dokumentiert.

Kapitel 6

Ausblick und Zusammenfassung

Ziel dieser Arbeit war es, das Layoutentwicklungssystem Cadence auf eine Technologie anzupassen, die Transistoren auf Polymerfilmbasis verwendet. Konkret waren ein Layout Versus Schaltplan-Test und eine Überprüfung von formalen Entwurfsregeln zu implementieren. Neben der eigentlichen Arbeit und der Dokumentation derselben wurde versucht, zu beschreiben, wie Cadence intern funktioniert, und die Teile, die hier verwendet wurden, an beliebige neue Technologien anzupassen sind.

6.1 Zusammenfassung

Cadence ist ein modular aufgebautes Programmpaket, das aus vielen Einzelprogrammen besteht. Dies macht es unter anderem möglich, die Anpassung von Cadence an neue Bedingungen auf mehrere Gruppen aufzuteilen. Die nachfolgend beschriebenen Funktionen wurden im Zuge dieser Arbeit realisiert:

6.1.1 Bauelementextraktion

Die vorliegende Technologie unterstützt laut Aufgabenstellung neben den Verdrahtungsleitungen ausschließlich Transistoren als Bauteile. Neben diesen wurden vertikale Kondensatoren als Bauteil implementiert.

Transistoren und Kondensatoren können beim Zeichnen des Layouts als solche markiert werden. Eine automatische Transistordetektion erlaubt die Übernahme von Layouts, die ohne diese Möglichkeit zu nutzen entworfen worden. Die Detektionsroutinen wurden flexibel gehalten, um nahezu alle möglichen Transistortypen abzudecken. Obwohl die Transistorerkennung generell ein heuristischer Prozess ist, wird die in der vorliegenden Technologie eingesetzte Transistorform fehlerfrei erkannt. Neben den Transistoren können auch Anschluss pads und auf das Layout gedruckte Padnamen automatisch als Bauteile detektiert werden.

Die Extraktionsroutinen vermessen automatisch die Kapazität von Kondensatoren. Bei Transistoren werden Kanalänge und -Weite, sowie die Gesamtkapazität von Source zu den beiden anderen Anschlüssen extrahiert.

Extraktion parasitärer Bauelemente

Parasitäre Bauelemente entstehen bei der Verdrahtung der Bauteile. Sie sind ohne Wissen über die konkrete Realisierung der Schaltung nicht ermittelbar, und werden für genaue Schaltungssimulationen benötigt.

Implementiert sind parasitäre Transistoren und Kondensatoren. Beide Bauteiltypen werden automatisch erkannt und vermessen.

Die Extraktion von Leitungskapazitäten und Leitungswiderständen ist unter dem verwendeten System (Cadence 4.4.3) für die vorliegende Technologie nicht möglich.

6.1.2 Entwurfsregelüberprüfungen

Alle üblichen Entwurfsregelüberprüfungen wurden implementiert. Sie lassen sich in folgende Regeltypen aufteilen:

- Mindestabstände von Objekten zueinander
- Minimale Überlappungen von Objekten
- Minimale Linienbreiten
- Kleinste Einkerbungsweiten
- Minimale Flächen für Durchkontaktierungen und Anschlusspads
- Tests auf nicht eindeutig geformte Polygone
- Umfangreiche Überprüfung der Geometrie von Transistoren

6.1.3 Import von GDF II-Dateien

Der Import und Export von Layouts im GDF II-Format ist implementiert. Neben diesen Funktionen wurden Routinen implementiert, die alle im Zuge dieser Arbeit beobachteten Konvertierungsfehler beheben.

Die Konfigurationsdateien aller Programme wurden so flexibel wie möglich gehalten, um möglichst viele Polymerfilmtechnologien abzudecken. Alle Technologieparameter sind vom Benutzer menügeführt editierbar.

6.2 Ausblick

Studienarbeiten können naturgemäß nur eng begrenzte Aufgabengebiete bearbeiten. Viele Funktionen, die für den erfolgreichen Einsatz einer Technologie sinnvoll bis nötig sind, sind noch nicht implementiert. Dazu gehören folgende Aufgaben:

- Cadence verfügt über umfangreiche Werkzeuge, die das Zeichnen von Layouts stark vereinfachen können. Dazu gehört die automatische Generierung von Bauteilen wie Transistoren oder Kondensatoren mit einem gegebenen Satz von Parametern. Stark mit dieser Aufgabe verwandt ist die Generierung von automatischen Teststrukturen, die die Detektion von Verstößen gegen formale Entwurfsregeln verifizieren.

- Die Implementation eines Autorouters für die vorliegende Technologie ist aufwändiger als für die etablierten Technologien: Die Verdrahtung ist auf nur zwei Ebenen beschränkt. Außerdem lässt sich die Generierung von parasitären Bauteilen durch die Verdrahtung nicht vermeiden. Der Autorouter hat dafür zu sorgen, dass die Auswirkungen dieser parasitären Bauteile minimiert werden.
- Die physikalischen Parameter und Simulationsmodelle für Technologien, die mit Polymerwerkstoffen arbeiten, sind Gegenstand zahlreicher Untersuchungen. Noch fehlt aber eine Schnittstelle, die den Schaltplan oder die Ergebnisse der Extraktion parasitärer Bauteile an einen Schaltungssimulator weitergibt.

Halbleitertechnologien auf Polymerfilmbasis werden zumindest in absehbarer Zeit nicht die hervorragenden Bauteilgüten und komplexen Bauelemente eines CMOS-Prozesses bieten können. Ihre hervorragende Eignung für Kleinserien und die niedrigen Investitionskosten dürften dieser Technologie dennoch viele interessante Einsatzgebiete erschließen.

Anhang A

SKILL

Die Programmiersprache SKILL dient in Cadence als allgemeines Konfigurierungswerkzeug.

Wegen der niedrigen Geschwindigkeit (SKILL lässt sich aufgrund der Komplexität dieser Aufgabe noch nicht in Maschinencode umsetzen) und dem Speicherverbrauch von SKILL beschränkt sich der Einsatz von SKILL hauptsächlich auf selten durchlaufenen Programmteile.

Um Zeit beim Interpretieren zu sparen erlaubt Cadence allerdings, SKILL zu compilieren. Compiler für reine Interpretersprachen nummerieren in der Regel die wichtigsten Befehle durch, und legen Zahlenwerte in Binärform ab [8]. Dieses Verfahren wird auch als „Tokenisieren“ bezeichnet. Das Tokenisieren spart viel Rechenzeit bei der Interpretation des Programmcodes.

Die Syntax von SKILL unterscheidet sich von der etablierten Programmiersprache C am auffälligsten darin, dass Befehle nicht von Klammern gefolgt werden, sondern selbst mit eingeklammert sind. Auch Blöcke, zu denen mehrere Befehle zusammengefasst sind, und die zum Beispiel einen Zweig einer Verzweigung bilden, werden in runde Klammern eingefasst.

Der letzte auffällige Unterschied ist die Trennung der Argumente von Funktionen durch Leerzeichen voneinander. In den üblichen Programmiersprachen C, Basic und Pascal geschieht dies durch Kommata.

Der Hauptvorteil von SKILL ist die Listenorientiertheit: Programme sind Listen, Variablen potentiell auch. Funktionen können so Zahlen als Argumente erhalten, Zeichenketten, oder ganze Programme, die dynamisch ermittelte Werte liefern. Einfach und üblich ist auch „Hooks“ einzuführen. Dies sind Variablen, die Programme enthalten, die vor und/oder nach wichtigen Aufgaben ausgeführt werden.

Jeder Entwickler kann an die Hooks, die seine Arbeit betreffen, eigene Funktionen anhängen. So gibt es zum Beispiel einen Hook, der ausgeführt wird, wenn ein Objekt im Editor seine Form ändern soll, oder neue Parameter zugewiesen bekommt. Falls es nötig ist, ein Bauteil z.B. an eine Größenänderung [15] anzupassen, trägt man die Anpassungsroutine in den Hook ein.

Einzelne Listenelemente können selbst wieder Listen sein, so dass es oft möglich ist, eine komplexe Funktion über eine kurze, übersichtliche Liste zu realisieren, die einem Programm übergeben wird.

Variablen müssen vor ihrer ersten Verwendung nicht formal deklariert werden. C und Pascal verlangen vom Benutzer vor der ersten Verwendung einer Variable die Angabe des Typs derselben. Tippfehler in Variablenamen führen so mit hoher Treffsicherheit zu Fehlermeldungen beim Compilieren des Programms. SKILL erzeugt Variablen dynamisch bei deren Zuweisung, was Schreiarbeit spart. Variablentypen werden bei der

ersten Zuweisung zu einer Variablen ermittelt. Zu beachten ist, dass der erste Wert, der einer Fließkommavariablen zugewiesen wird, ein Komma zu enthalten hat (z.B. 12.0). Die Variable wird ansonsten ausschließlich für ganze Zahlen verwendbar sein. Der Versuch, noch nicht definierte Variablen auszulesen, führt zu einer Fehlermeldung.

Aufwändiges Speichermanagement von Benutzerseite, wie in Pascal und C nötig, entfällt. Der Speicherverbrauch einer Variable wird automatisch dynamisch ermittelt. Nicht mehr benötigte Listen werden im Zuge eines ‚Garbage Collects‘ bei Bedarf automatisch aus dem Speicher entfernt [8].

Globale Variablen sollten auch in SKILL nur selten verwendet werden. Alle in den von dieser Arbeit verwendeten Dateien definierten Variablen sind automatisch lokal für die jeweilige Datei.

Cadence-interne Variablen beginnen mit einem Unterstrich. Dem Entwickler wird empfohlen, seine eigenen Variablen mit einem 3-Buchstaben-Präfix (in dieser Arbeit ‚gun‘, die Anfangsbuchstaben des Vornamens des Programmierers) zu beginnen [1, Kapitel 2]. Dies vermeidet Kollisionen mit Variablen von anderen Projekten. Der Präfix ist frei wählbar. Im vorliegenden Fall wurde der Anfang des Vornamens des Programmierers verwendet.

SKILL versteht die konventionelle Schreibweise für Formeln:

```
i=5*(o+7)
```

Intern wird eine umgekehrte polnische Notation verwendet:

```
(setq i (times 5 (plus o 7)))
```

Die umgekehrte polnische Notation hat für die Programmierung ausschließlich historische Bedeutung. Formeln in Fehlermeldungen werden jedoch in dieser Schreibweise ausgegeben ([1, Kapitel 3]).

Die Wahrheitswerte ‚Wahr‘ und ‚Falsch‘ werden in SKILL über die Variablenwerte ‚t‘ und ‚nil‘ beschrieben.

A.1 Die wichtigsten SKILL-Befehle

Neben Befehlen, die von allen Applikationen unterstützt werden, existieren große Mengen applikationsspezifischer Befehle. Des Weiteren erlauben einige Applikationen die Definition von eigenen SKILL-Funktionen oder den Zugriff auf Variablenkonstrukte, die an die Programmiersprache C angelehnt sind. Um diesen Anhang nicht zu sehr aufzublähnen, und unnötige Querverweise zu vermeiden, wurden diese zusammen mit der jeweiligen Applikation dokumentiert, soweit für Verständnis oder Implementierung dieser Arbeit nötig.

A.1.1 Text-Behandlungs-Routinen

`strcat` fügt Zeichenketten zusammen.

`print(Objekt)` druckt ein Objekt (Zahl, Zeichenkette, ...) aus.

<code>println(Objekt)</code>	arbeitet wie <code>print</code> , führt jedoch nach der Ausgabe einen Zeilenvorschub aus.
<code>printf("format" argumente)</code>	arbeitet analog zu <code>print</code> , unterstützt allerdings Formatargumente analog der <code>printf</code> -Funktion von C (Tabelle A.1).

Tabelle A.1: Die Formatargumente der `printf`-Funktion

<code>%d</code>	ganze Zahl
<code>%f</code>	Fließkommazahl
<code>%s</code>	Zeichenkette (string).
<code>%c</code>	Einzelnes Zeichen
<code>%n</code>	Zahl
<code>%L</code>	Liste
<code>%P</code>	Liste von einzelnen Punkten
<code>%B</code>	Liste von Rechtecken
<code>%%</code>	Ein Prozentzeichen

Zwischen Prozentzeichen und Buchstaben kann man außerdem ein Minuszeichen für linksbündige Ausgabe und den Parameter ‚Vorkommastellen.Nachkommastellen‘ einfügen: ‚%-2.1f‘ bedeutet also: „Gebe eine Fließkommazahl mit einer Nachkommastelle linksbündig aus, und lasse Platz für zwei Vorkommastellen.“

A.1.2 Listen

SKILL besitzt eine große Menge an Befehlen, die zur Behandlung von Listen dienen. Die beim Schreiben dieser Arbeit verwendeten Befehle sind folgende:

<code>(cons a liste)</code>	hängt einer Liste ein neues erstes Element <code>a</code> an. Elemente an das Ende einer Liste anzuhängen ist mit diesem Befehl nicht möglich. Ein Element an einer anderen Position an Listen anzufügen ist mit diesem Befehl nicht möglich.
<code>(ncons a)</code>	<code>ncons</code> liefert eine Liste, die ausschließlich das Element <code>a</code> enthält.
<code>(append liste1 liste2)</code>	erzeugt eine Liste, die aus allen Elementen beider Argumente besteht.
<code>(car liste)</code>	liefert das erste Element einer Liste.
<code>(cdr liste)</code>	liefert alle Elemente bis auf das Erste. Die Befehle <code>car</code> und <code>cdr</code> sind nach Assemblerbefehlen des ersten Rechners, auf dem Lisp, der Vorgänger von SKILL, realisiert wurde benannt. Sie dienen dazu, Listen elementweise abzuarbeiten. Aufeinanderfolgende <code>car</code> und <code>cdr</code> -Befehle können in einer Kurzschreibweise geschrieben werden. Die Kurzbefehle beginnen alle mit einem ‚c‘. Danach folgen ein ‚a‘ für jeden <code>car</code> - und ein ‚d‘ für jeden <code>cdr</code> -Befehl. Die Kurzbefehle enden alle mit einem ‚r‘: <code>caadr</code> entspricht <code>(car (car (cdr (a))))</code> .

<code>(nth n liste)</code>	Gibt n-te Element einer Liste zurück. Die Nummerierung der Listenelemente beginnt hierbei mit dem Element Nummer 0.
<code>(length liste)</code>	Zählt die Elemente einer Liste.

A.1.3 Dateibehandlung

Nahezu alle Programmiersprachen greifen auf Dateien über Dateidescriptoren zu. Diese sind Nummern, oder Speicherbereiche, die für den Rechner einfacher zu handhaben sind, als die Dateinamen selbst. Für jeden Dateideskriptor verwaltet der Rechner einen eigenen Zeiger auf das nächste zu lesende oder zu schreibende Zeichen. Die selbe Datei kann über mehrere Dateidescriptoren gleichzeitig ausgelesen werden.

<code>(outfile name)</code>	Erstellt eine neue Datei, und liefert einen Dateideskriptor auf diese Datei. Falls die Datei vor dem Öffnen existiert, wird der Inhalt gelöscht.
<code>(infile name)</code>	Liefert einen Dateideskriptor, der das Lesen aus einer Datei erlaubt.
<code>(fprint Deskriptor Objekt)</code> <code>(fprintln ...)</code> <code>(fprintf ...)</code>	Die <code>fprint</code> -Funktionen funktionieren analog den <code>print</code> -Funktionen (S. 65), nur dass sie in die zum Deskriptor gehörende Datei schreiben, anstatt auf den Bildschirm.
<code>gets(Deskriptor)</code>	Liest eine Zeile aus einer Datei ein, und liefert deren Inhalt zurück. Ein <code>nil</code> als Resultat bedeutet Dateiende.

A.1.4 Koordinaten

Die Koordinaten von Objekten werden in Listen zusammengefasst.

Obwohl die Schreibweise von Koordinaten von denen von Listen durch die Doppelpunkte differiert, lassen sie sich auf die übliche Weise auslesen:

Koordinaten eines Punktes

Die Koordinaten des Punktes stehen in der Variable

$$P = (x\text{-Koordinate} : y\text{-Koordinate})$$

Die Befehle zur Ermittlung der Zahlenwerte sind folgende:

$$\begin{array}{cc} x & y \\ (\text{car } P) & \text{car}(\text{cdr } P) \end{array}$$

Koordinaten eines Rechtecks

Ein Rechteck besteht aus zwei Punkten:

$$R = ((x_1 : y_1) (x_2 : y_2))$$

Polygone entstehen auf die selbe Weise [1]. Die Zahlenwerte der Koordinaten eines Rechtecks werden folgenderweise ermittelt:

Linke untere Ecke				Rechte obere Ecke		
x	y	Beide		x	y	Beide
(caar R)	(cadar R)	(car R)		(caadr R)	(cadar R)	(cadr R)

In obiger von SKILL unterstützten verkürzten Syntax entspricht jeder Buchstabe zwischen dem `c` und dem `r` einem `cdr`-oder `car`-Befehl: $(\text{cadar } R) \equiv (\text{car}(\text{cdr}(\text{car } R)))$

A.1.5 Verzweigungen und Schleifen

Die Verzweigungsbefehle sind denen nahezu aller anderen verbreiteten Programmiersprachen sehr ähnlich.

Die Funktionen der Verzweigungsbefehle sind folgende:

if führt die ersten Befehle genau dann aus, wenn die Bedingung erfüllt ist. Die Befehle hinter dem `else` werden ausgeführt, wenn die Bedingung nicht erfüllt war. Der `else`-Zweig ist optional. Die Schreibweise für den `if`- Befehl ist folgende:

```
(if Bedingung then
  Befehle else
  Befehle )
```

case Testet eine einzelne Variable auf Gleichheit mit einer ganzen Reihe von Werten. Dieser Befehl wird oft verwendet, um für jede Variante eines Bauteils einen anderen Programmteil auszuführen:

```
(case Variable
  (Fall 1
    Befehle )
  (Fall 2
    Befehle
  )
)
```

Das `case`-Statement hat allerdings zwei Besonderheiten: Man kann statt Ereignissen auch Listen von Ereignissen angeben, von denen nur eins erfüllt sein muss, um die Bedingung zu erfüllen. Ein `t` als letzte Bedingung gilt dann als erfüllt, wenn sonst kein Ereignis zutrifft:

```
(case Layer
  (FET (print "Feldeffekttransistor"))
  (CAPDEF (print "Kondensator"))
  ((VIA PAD)
    (print "Durchkontaktierung")
  )
  (t (print "Unbekanntes Bauteil"))
)
```

Zusätzlich zu diesen existieren einige Schleifenbefehle:

<code>while</code>	<p>Führt eine Liste von Befehlen so lange aus, bis die Bedingung nicht mehr erfüllt ist. Ist die Bedingung von vornherein nicht erfüllt, wird dieser Befehl übersprungen.</p> <pre>(while Bedingung Befehle)</pre>
<code>unless</code>	<p>Das Gegenteil von <code>while</code>. Führe die Befehle aus, bis die Bedingung erfüllt ist:</p> <pre>(unless Bedingung Befehle)</pre>
<code>for</code>	<p>Zählt die Variable von Start bis Ende in Einerschritten durch, und führt jedesmal die gegebenen Befehle aus:</p> <pre>(for Variable Start Ende Befehle)</pre> <p>Dies ermöglicht, den selben Programmteil z.B. 100 Mal auszuführen.</p>
<code>foreach</code>	<p>Führt die Befehle für jedes Element der Liste genau Einmal aus. Die Variable enthält dabei jedes Mal ein anderes Element der Liste, beginnend mit dem ersten Listenelement:</p> <pre>(foreach Variable Liste Befehle)</pre>

Obige Schreibweisen der Befehle entsprechen der empfohlen Syntax in [1]. Viele andere —darunter C-ähnliche Notationen sind in den meisten Programmen ebenso möglich.

Ein einfaches Beispiel für die Konfiguration von Cadence-Programmen in SKILL ist die Datei `display.drf` (Kapitel 5.2)

A.2 Verwendete Schalter

In den Fenstern, von denen aus DRC und Extraktion gestartet werden (Bilder 3.9 und 3.8) können Schalter gesetzt werden. Die im Zuge dieser Arbeit implementierten Schalter sind in Tabelle A.2 dokumentiert.

Tabelle A.2: Verwendete Schalter

drc?	Cadence setzt den Schalter ‚drc?‘ automatisch, wenn ein Design Rule Check aufgerufen wird.
extract?	Dieser Schalter wird bei Extraktionen automatisch von Cadence gesetzt.
letterautodetection	Dieser Schalter legt fest, dass nicht elektrisch verbundene METAL-Objekte als Metallbuchstaben behandelt werden sollen.
padautodetection	legt fest, dass Durchkontaktierungen, deren Umfang einen bestimmten Betrag übersteigt, als Anschlusspads angesehen werden sollen.
killstreamgaps	füllt kleine durch Konvertierungsfehler entstandene Lücken in elektrisch leitfähigen Materialschichten.
noFETautodetect	deaktiviert die automatische FET-Erkennung.
check_dubiousData	besagt, dass die Objekte in den Eingangslayern von Diva auf formale Fehler überprüft werden sollen.
allowserpentshapedfet	Transistoren sind in der Regel rechteckig. Falls Transistoren, die anders geformt sind, erwünscht sind, können diese durch diesen Schalter als erlaubt deklariert werden.
extractpcaps	trägt alle detektierten parasitäre Kondensatoren in das extrahierte Layout ein.
extractpfets	arbeitet analog extractpcaps, detektiert jedoch parasitäre Transistoren.

Anhang B

Implementierte DRCs

Die nachfolgenden Tabellen listen die deutschen Übersetzungen aller Fehlermeldungen, die die implementierten DRCs generieren können, auf. Allen Fehlermeldungen wurde ein zweistelliger Fehlercode vorangestellt. Die Auflistung erfolgt im Gegensatz zu Kapitel 4.1, soweit möglich, in Physikalischer Reihenfolge der Layer.

Die graphisch darstellbaren Entwurfsregeln wurden in die Bilder B.1–B.5 eingezeichnet.

B.1 METAL (Bild B.1)

- NC:** METAL darf kein HRES-Gebiet überlappen
- NF:** METAL darf kein LETTER-Gebiet überlappen
- D8:** Mindestabstand METAL–HRES
- D9:** Mindestabstand METAL–GATE außerhalb von FETs
- DA:** Mindestabstand METAL–GATE innerhalb von FETs
- DB:** Mindestabstand METAL–METAL außerhalb von FETs
- DC:** Mindestabstand METAL–METAL innerhalb von FETs
- DG:** Mindestabstand METAL–LETTER
- A4:** Vias müssen von METAL ganzflächig überlappt werden
- A5:** Pads müssen von METAL ganzflächig überlappt werden
- O5:** Minimale Überlappung METAL über FET
- O6:** Minimale Überlappung METAL über VIA
- O7:** Minimale Überlappung METAL über PAD
- M7:** Fehlerhaft definierter Polygonenzug
- ME:** Nicht achsenparallele Kanten
- MJ:** Minimale Linienbreite außerhalb von FETs
- MK:** Minimale Linienbreite innerhalb von FETs
- MQ:** Minimale Einkerbungsweite
- MZ:** Nichtrechteckiges aktives Gebiet
- MY:** Minimale Kanallänge




Abbildung B.1: DRCs für METAL

B.2 PAD/VIA (Bild B.2)

- N5:** VIA darf kein CAPDEF-Gebiet überlappen
- N6:** VIA darf kein FET-Gebiet überlappen
- NA:** VIA darf kein PAD-Gebiet überlappen
- N8:** PAD darf kein CAPDEF-Gebiet überlappen
- N9:** PAD darf kein FET-Gebiet überlappen
- D3:** Mindestabstand VIA-VIA
- D4:** Mindestabstand VIA-PAD
- D5:** Mindestabstand PAD-PAD
- DJ:** Mindestabstand VIA-FET
- DL:** Mindestabstand PAD-FET
- DI:** Mindestabstand VIA-CAPDEF
- DK:** Mindestabstand PAD-CAPDEF
- A2:** VIAs müssen von GATE ganzflächig überlappt werden
- A3:** PADs müssen von GATE ganzflächig überlappt werden
- O3:** Minimale Überlappung GATE über VIA
- O4:** Minimale Überlappung GATE über PAD

B.2.1 PAD

- M5:** Fehlerhaft definierter Polygonenzug
- MC:** Nicht achsenparallele Kanten
- MH:** Minimale Linienbreite
- MO:** Minimale Einkerbungsweite

B.2.2 VIA

- M4:** Fehlerhaft definierter Polygonenzug
- MB:** Nicht achsenparallele Kanten
- MG:** Minimale Linienbreite
- MN:** Minimale Einkerbungsweite

B.3 GATE (Bild B.3)

- A1:** FET- Gebiet außerhalb eines GATE- Gebiets
- NB:** GATE darf kein HRES-Gebiet überlappen
- NE:** GATE darf kein LETTER-Gebiet überlappen




Abbildung B.2: DRCs für VIA

- D6:** Mindestabstand GATE–HRES
- D7:** Mindestabstand GATE–GATE
- O2:** Minimale Überlappung GATE über FET
- M6:** Fehlerhaft definierter Polygonenzug
- MD:** Nicht achsenparallele Kanten
- MI:** Minimale Linienbreite
- MP:** Minimale Einkerbungsweite




Abbildung B.3: DRCs für GATE

B.4 HRES (Bild B.4)

- ND:** HRES darf kein LETTER-Gebiet überlappen
- DD:** Mindestabstand HRES–LETTER
- M1:** Fehlerhaft definierter Polygonenzug
- MF:** Minimale Linienbreite
- ML:** Minimale Einkerbungsweite

B.5 FET (Bild B.5)

- N3:** FET darf kein CAPDEF-Gebiet überlappen




Abbildung B.4: DRCs für HRES

- DH:** Mindestabstand FET–CAPDEF
- D2:** Mindestabstand FET–FET
- M3:** Fehlerhaft definierter Polygonenzug
- MA:** Nicht achsenparallele Kanten
- MR:** FET nicht rechteckig.




Abbildung B.5: DRCs für FET

B.6 LETTER

- M8:** Fehlerhaft definierter Polygonenzug

B.7 CAPDEF

- M2:** Fehlerhaft definierter Polygonenzug
- M9:** Nicht achsenparallele Kanten
- C1:** CAPDEF enthält keine Kondensatoren
- C2:** Kondensator kreuzt den Rand eines CAPDEF-Gebietes

Literaturverzeichnis

- [1] Cadence Design Systems, Inc. *SKILL Language User Guide*, product version 06.00 edition, June 2000. www.sli.strath.ac.uk/sklanguser.pdf, 17. August 2001.
- [2] Cadence Design Systems, Inc. *Virtuoso Layout Editor User Guide*, product version 4.4.6 edition, June 2000. www.sli.strath.ac.uk/vlehelp.pdf, 17. August 2001.
- [3] Cadence Design Systems, Inc. *Diva design rules, Overview*, product version 06.00 edition, June 2000. [icverif/divaref/chap1.obk](#) im Dokumentationsverzeichnis von Cadence.
- [4] Cadence Design Systems, Inc. *Diva design rules, Design Rule Checking (iDRC)*, product version 06.00 edition, June 2000. [icverif/divaref/chap7.obk](#) im Dokumentationsverzeichnis von Cadence.
- [5] Cadence Design Systems, Inc. *Diva design rules, Extracting Parasitic Resistance (iPRE)*, product version 06.00 edition, June 2000. [icverif/divaref/chap11.obk](#) im Dokumentationsverzeichnis von Cadence.
- [6] Cadence Design Systems, Inc. *Diva design rules, Processing Layers*, product version 06.00 edition, June 2000. [icverif/divaref/chap5.obk](#) im Dokumentationsverzeichnis von Cadence.
- [7] Cadence Design Systems, Inc. *Technology File and Display Resource File User Guide*, product version 4.4.3 edition, March 1999. [dfIIcore/techfileuser/techfileuserTOC.obk](#) im Dokumentationsverzeichnis von Cadence.
- [8] The GNU software Foundation. Die Online-Dokumentation des EMACS-Texteditors. <ftp://prep.ai.mit.edu/gnu/pub>, 2. April 2002, 2001.
- [9] The GNU software Foundation. Die Quellcodes des EMACS-Texteditors. <http://www.prep.ai.mit.edu/gnu/pub>, 2. April 2002, 2001.
- [10] Cadence Design Systems, Inc. *Virtuoso Relative Object Design User Guide*, product version 4.4.6 edition, June 2000. <http://www.ee.ucr.edu/~czhang/roduser.pdf>, 12. November 2001.
- [11] Cadence Design Systems, Inc. *Sample Parameterized Cells Installation and Reference*, product version 4.4.6 edition, June 2000. vlsilab.ee.uec.ac.jp/gakusei/home/cad/cadence.new/doc/pclib/appA.html, 12. November 2001.
- [12] Physical Verification. <http://www.utdallas.edu/~rvanz/cadence/tools/extraction/Extraction.pdf>, 12. November 2001.
- [13] Ambrish Kant Varma. Computer aided Tools for seamless high density Interconnects. Masters thesis, Graduate Faculty of North Carolina State University, 2001. www.lib.ncsu.edu/etd/public/etd-4618171031012991/, 12. November 2001.
- [14] Cadence Design Systems, Inc. *Diva Reference, Checking Electrical Rules (iERC)*, product version 4.4.3 edition, November 1998.

- [15] Cadence Design Systems, Inc. *Component Description Format User Guide, Defining Parameters*, product version 4.4.3 edition, November 1998.
- [16] Cadence Design Systems, Inc. *Diva Reference, Comparing Layout to Schematic (iLVS)*, product version 4.4.3 edition, November 1998.
- [17] Cadence Design Systems, Inc. *Component Description Format User Guide, CDF Commands*, product version 4.4.3 edition, November 1998.
- [18] Cadence Design Systems, Inc. *Component Description Format User Guide, What is CDF*, product version 4.4.3 edition, November 1998.
- [19] Cadence Design Systems, Inc. *Diva Reference, Extracting Parasitics (iLPE)*, product version 4.4.3 edition, November 1998.
- [20] Cadence Design Systems, Inc. *Diva Reference, Extracting Parasitics (iLPE)*, product version 4.4.3 edition, November 1998.
- [21] Cadence Design Systems, Inc. *Diva Reference, Extracting Connectivity*, product version 4.4.3 edition, November 1998.
- [22] Cadence Design Systems, Inc. *Diva Reference, Executing Diva Using SKILL and UNIX commands*, product version 4.4.3 edition, November 1998.
- [23] Cadence Design Systems, Inc. *Diva Reference, Executing Diva Using SKILL and UNIX commands*, product version 4.4.3 edition, November 1998.
- [24] Cadence Design Systems, Inc. *Vampire User Guide, Differences between Diva and Vampire*, product version 4.4.3 edition, November 1998.
- [25] Cadence Design Systems, Inc. *Technology File and Display Resource File User Guide*, product version 4.4.3 edition, March 1999. `dfIIcore/sktechfile/sktechfileTOC.obk` im Dokumentationsverzeichnis von Cadence.
- [26] W. Glauert. Scriptum zur Vorlesung Design of Integrated Circuits I, 2000/2001. Gehalten an der Universität Erlangen- Nürnberg.
- [27] W. Glauert. Scriptum zur Vorlesung Design of Integrated Circuits II, 2001. Gehalten an der Universität Erlangen- Nürnberg.
- [28] Eike Becker, Hans-Hermann Johannes, Torsten Benstem, Thomas Dobbertin, Dirk Heithecker, Dirk Metzendorf, Helge Neuner, and Wolfgang Kowalsky. A New Structuring Technique for Polymer Integrated Circuits. In *Polytronic 2001*. First international IEEE Conference on Polymers and Adhesives in Microelectronics and Photonics, 2001.
- [29] M. Schrödner, S. Sensfuss, H.-K. Roth, R.-I. Strohn, W. Clemens, A. Berndts, and W. Fix. Plastic Electronics Based on Semiconducting Polymers. In *Polytronic 2001*. First international IEEE Conference on Polymers and Adhesives in Microelektronics and Photonics, 2001.
- [30] Alexander Knobloch, Adolf Berndts, and Wolfgang Clemens. Printed Polymer Transistors. In *Polytronic 2001*. First international IEEE Conference on Polymers and Adhesives in Microelektronics and Photonics, 2001.
- [31] Cadence Design Systems, Inc. *Technology File and Display Resource File User Guide, Creating a Technology File: Control, Layer, and Device Definitions*, product version 4.4.6 edition, June 2000. <http://vlsilab.ee.uec.ac.jp/gakusei/home/cad/cadence/doc/techfileuser/chap3.html>, 12. November 2001.
- [32] International Technology Roadmap for Semiconductors. http://public.itrs.net/files/1999_SIA_Road_map/Home.htm, NOTE=12. November 2001, 1999.

Tabellenverzeichnis

3.1	Von Benutzerseite aus sichtbare Layer	14
3.2	Für den Anwender sichtbare Purposes	15
4.1	Layer, die sich nicht überlappen dürfen	22
4.2	Layerkombinationen, für die Minimalabstände implementiert sind	22
4.3	Layer, die sich ganzzählig überlappen müssen	23
4.4	Layerkombinationen, für die minimale Überlappungen implementiert sind	23
4.5	Sich nur auf einen Layer beziehende DRCs	23
5.1	Benannte Technologieparameter	35
5.2	Die verwendeten Abstandsregeltypen	36
5.3	Attribute von Layern	38
A.1	Die Formatargumente der <code>printf</code> -Funktion	66
A.2	Verwendete Schalter	70

Abbildungsverzeichnis

2.1	Schritte des Schaltungsentwurfs	4
3.1	Transistor mit Durchkontaktierung	5
3.2	Einfacher Transistor mit einem Kanal	6
3.3	CIW	7
3.4	Library Manager	8
3.5	CDF-Editor	9
3.6	Composer	10
3.7	Virtuoso	10
3.8	Layoutextraktor	11
3.9	Design Rule Check-Programm	11
3.10	LVS	12
3.11	Die verwendeten Layer	14
3.12	Ablegung von Layern	15
3.13	Approximierung eines Kreises durch ein Achteck	16
3.14	Realisierung von Doughnutstrukturen	16
4.1	Lückendetektion durch Expandieren	18
4.2	Kanten- und Flächenkapazität	25
4.3	Parasitäre Bauteile	26
4.4	Auftrennung einer Leitung in einzelne Segmente	27
4.5	Vereinigung pseudoparalleler Transistoren	29
5.1	Logische Operationen	41

5.2	geomButting, geomOverlap, etc.	42
5.3	Leiterbahn mit stream-typischen Konvertierungsfehlern	47
5.4	Die unterstützten FET-Typen	48
5.5	FETs mit gemeinsamem Gate	48
5.6	Ein-Schritt-Kanaldetektion	50
5.7	Ausschnitt eines Feldeffekttransistors	50
5.8	Verschmelzen von Transistoren bei der Kanaldetektion	52
5.9	Kanaldetektion, weiterer Schritt	52
5.10	Parasitäre FETs durch Leitungskreuzung	54
B.1	DRCs für METAL	72
B.2	DRCs für VIA	73
B.3	DRCs für GATE	73
B.4	DRCs für HRES	74
B.5	DRCs für FET	74

Index

- append, 66
- cap, 32
- car, 66
- case, 68
- CDF, 8
- cdr, 66
- CIW, 7
- Composer, 9
- cons, 66
- Design Rule Checks, 11
 - drc, 45
 - dubiousData, 45
 - Implementierte, 18, 24, 71
 - Implementierung, 44–54
 - Prinzip, 17
 - saveDerived, 44
- display.drf, 12, 32
- divaDRC.rul, 12, 44–54
- divaEXT.rul, 54–57
- divaLVS.rul, 13, 57–60
- Doughnutstrukturen, 16
- DRC, *siehe* Design Rule Checks
- Elektrische Verbindungen, 16
- Entwurfsregeln, *siehe* Design Rule Checks
- Extraktion, 10
 - Implementierung, 54–57
 - Prinzip, 24–25
- Farbpakete, 33
- for, 69
- foreach, 69
- fprint, 67
- fprintf, 67
- fprintln, 67
- GDS II, 38
 - Konvertierungsfehler, 39
- Geometrische Operationen, 40
 - geomAnd, 40
 - geomAndNot, 40
 - geomAvoiding, 42
 - geomButting, 41
 - geomButtOnly, 41
 - geomButtOrCoin, 41
 - geomCat, 40
 - geomCoincident, 41
 - geomCoinOnly, 41
 - geomEnclose, 41, 42
 - geomGetHoled, 44
 - geomGetLength, 44
 - geomGetNoHoles, 44
 - geomGetNon45, 44
 - geomGetNon90, 44
 - geomGetPolygon, 44
 - geomGetPurpose, 44
 - geomGetRectangle, 44
 - geomNot, 40
 - geomOr, 40
 - geomOverlap, 41
 - geomSize, 43
 - geomStraddle, 42
 - geomStretch, 43
 - geomXor, 40
- Operatoren, 43
 - contiguous, 43
 - diffNet, 43
 - exclusive, 43
 - fig, 43
 - ignore, 43
 - keep, 43
 - raw, 43
 - sameNet, 43
- gets, 67
- if, 68
- infile, 67
- ivCreatePCells, 31
- Koordinaten, 67–68
 - Punkt, 67
 - Rechteck, 68
- Kreise, 15

Layer, 13, 37
Layout Versus Schematic, 11
 Implementierung, 57–60
 Prinzip, 28
Layout versus Schematic
 Prinzip, 28–29
length, 67
Library Manager, 8
LSW, 10
LVS, *siehe* Layout Versus Schematic

ncons, 66
nth, 67

ofet, 31
outfile, 67

pcap, 32
PCell, *siehe* P-Zelle
pcells.txt, 13
pofet, 31
print, 65
printf, 66
println, 66
ptest, 13
Purposes, 36
P-Zelle, 30

saveDerived, *siehe* Design Rule Checks
Schalter, 70
 allowserpentshapedfet, 21
 killstreamgaps, 47
strcat, 65
Stream, *siehe* GDS II
 Konvertierungsfehler, 47
streamtab, 13
symbol, 30

techfile.txt, 12, 34–39

unless, 69

Verzweigungen, 68
Virtuoso, 9

when, 69